Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Вивчення, розрахунок і моделювання базових логічних
Інформація про навчальний заклад
ВУЗ:
Ужгородський національний університет
Інститут:
Не вказано
Факультет:
Інженерно технічний
Кафедра:
Не вказано
Інформація про роботу
Рік:
2012
Тип роботи:
Курсова робота
Предмет:
Комп’ютерна електроніка
Група:
КІ
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ
ДЕРЖАВНИЙ ВИЩИЙ НАВЧАЛЬНИЙ ЗАКЛАД
УЖГОРОДСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ
Інженерно-технічний факультет
Кафедра комп’ютерних систем та мереж
КУРСОВА РОБОТА
з дисципліни
«Комп’ютерна електроніка»
на тему:
Вивчення, розрахунок і моделювання базових логічних
елементів ТТЛ і КМДН типів
Студента 3 курсу групи КІ Корнаша Ю.І.
(Прізвище та ініціали)
Керівник проекту: проф. Іваницький В.П. ( )
Консультанти:
доц. Лопушанський В.В. ( )
доц. Бутурлакін О.П. ( )
Завідувач кафедри приладобудування:__________(доц. Туряниця І.І.)
Завідувач кафедри комп’ютерних систем і мереж:__________(доц. Король І.Ю.)
Ужгород - 2012
ЗМІСТ
ВСТУП 5
1 СХЕМОТЕХНІЧНА ПОБУДОВА, ФУНКЦІОНУВАННЯ ТА ОСОБЛИВОСТІ ЗАСТОСУВАННЯ БАЗОВИХ ЛОГІЧНИХ ЕЛЕМЕНТІВ РІЗНИХ ТИПІВ ЛОГІКИ 7
1.1 Елементи з транзисторно - транзисторною логікою 7
1.2 Логіка на польових транзисторах (КМДН). 10
2 РОЗРАХУНОК ТИПОВИХ ЛОГІЧНИХ ЕЛЕМЕНТІВ В СТАТИЧНОМУ ТА ДИНАМІЧНОМУ РЕЖИМАХ РОБОТИ 15
2.1 ТТЛ базовий логічний елемент І-НІ 15
2.2 КМДН базовий логічний елемент І-НІ 18
3 МОДЕЛЮВАННЯ СХЕМ БАЗОВИХ ЛОГІЧНИХ ЕЛЕМЕНТІВ, ПОБУДОВА ОСНОВНИХ СТАТИЧНИХ ХАРАКТЕРИСТИК ТА ВИЗНАЧЕННЯ ПАРАМЕТРІВ ДЛЯ РІЗНИХ ТИПІВ ЕЛЕМЕНТІВ 21
3.1 Статичні характеристики 21
3.2 Основні параметри БЛЕ 26
3.3 Карти потенціальних рівнів 28
3.4 Вивчення часових характеристик БЛЕ 30
ВИСНОВКИ 32
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ 33
ДОДАТКИ 34
ДОДАТОК 1 35
1.1 Схеми дослідження БЛЕ І-НІ ТТЛ 35
1.2 Схеми дослідження БЛЕ І-НІ КМДН 37
ДОДАТОК 2 39
2.1Обрахунки БЛЕ І-НІ ТТЛ 39
2.2 Обрахунки БЛЕ І-НІ КМДН 43
ВСТУП
Комп’ютерна електроніка (КЕ) , як напрямок науки виникла одразу після створення 1-ої ЕОМ і базувався на тих досягненнях електроніки, які були можливими на кожному з етапів розвитку техніки. На сучасному етапі КЕ представляє собою один із напрямків цифрової електроніки (ЦЕ), доповнений розділами аналогової та вакуумної електроніки. КЕ займається розробкою, дослідженням та застосуванням в практичних цілях новітніх інноваційних підходів, які виникають в електроніці в цілому, і адаптує ці досягнення для застосування в елементах і засобах комп’ютерної техніки.
Сучасною технологічною базою КЕ є мікроелектронні технології, які дозволяють підвищити ступінь інтегрованості активних елементів, збільшити їх надійність та здешевити процес виробництва. Активний елемент являє собою транзистор. По кількості цих транзисторів на базовому кристалі і визначається ступінь інтегрованості мікросхеми.
Елементною базою КЕ є спеціалізовані цифрові мікросхеми високого і надвисокого ступеня інтегрованості. Вона включає в себе досить широку номенклатуру електронних та електротехнічних компонентів, які об’єднують на друкованих платах у необхідні схемотехнічні рішення для забезпечення роботи головних елементів КЕ і ЦЕ, пам’яті тощо. За функціональним призначенням і особливостями конструктивного рішення елементна база КЕ поділяється на пасивні компоненти (резистори, конденсатори, індуктивності тощо) та активні компоненти (діоди, транзистори та ін.).
Всі інтегральні мікросхеми КЕ з відповідним функціональним призначенням поділяються на серії. Серія нумерується відповідним чином і представляє собою набір цифрових мікросхем із спільними конструктивно-технологічними і функціональними ознаками, причому цей набір має бути функціонально та технічно повним. Функціональна повнота серії означає, що у її складі мають бути мікросхеми, які виконують базові логічні операції, мікросхеми, які являються функціональними вузлами ЦЕ (лічильники, тригери та ін.) та мікросхеми, які є допоміжними і забезпечують роботу цифрових. Склад серії має бути таким, щоб за допомогою її логічних елементів можна було б реалізувати довільну логічну функцію. Всі мікросхеми, які входять у склад серії, мають оперувати з однаковими логічними рівнями, бути пристосованими до унітарного джерела живлення та забезпечувати перехідну сумісність з мікросхемами інших серій. Разом ці вимоги і забезпечують повноту серії.
Більшість серій відносяться до потенціальних. При цьому сигнали на вході та виході представляються високим та низьким рівнями напруги.
Розробка кожної серій починається з базового логічного елемента (БЛЕ) – основи всіх елементів, вузлів та пристроїв серії. Як правило базові логічні елементи виконують або операцію І-НІ, або операцію АБО-НІ, оскільки володіють функціональною повнотою.
1 СХЕМОТЕХНІЧНА ПОБУДОВА, ФУНКЦІОНУВАННЯ ТА ОСОБЛИВОСТІ ЗАСТОСУВАННЯ БАЗОВИХ ЛОГІЧНИХ ЕЛЕМЕНТІВ РІЗНИХ ТИПІВ ЛОГІКИ
1.1 Елементи з транзисторно - транзисторною логікою
Найбільше поширення в схемотехніці набули схеми транзисторно - транзисторної логіки (ТТЛ). Це пояснюється їхньою швидкодією та малою споживаною потужністю.
Схеми ТТЛ є удосконалення схем діодно - транзисторної логіки (ДТЛ), шляхом заміни матриці діодів багатоемітерним транзистором (БЕТ), що являє собою інтегральний елемент, який поєднує властивості діод них логічних схем та транзисторного підсилювача. Так, функція «І» в ТТЛ ключі виконується в загальному для декількох емітерів базової та колекторної областях.
БЕТ представляє собою сукупність декількох транзисторних структур, що мають спільний колектор. Ці структури взаємодіють один за рахунок неосновних носіїв заряду.
Розглянемо роботу ТТЛ елемента «І-НЕ» з простим інвертором для різних вхідних сигналів. Якщо на всі входи схеми (тобто на всі емітери) подати напругу що відповідає рівню лог. «1» (див. рис. 1.1), тоді емітери вхідного транзистора не отримають достатнього струму зміщення (немає достатньої різниці потенціалів). При цьому струм, що подається на базу транзистора через резистор Rі проходить від джерела живлення Uдж в коло колектора, що зміщений в прямому напрямку, і далі на базу транзистора Т2. Транзистор Т2 в свою чергу входить в стан насищення і відкривається, тому на виході схеми напруга U0вих, тобто лог. «0». В ці транзисторні структури БЕТ Т1 в цьому випадку знаходяться в активному інверсному стані, оскільки їх колектори зміщені в прямому напрямку, а емітери в оберненому.
Однак, якщо хоч на один із емітерів БЕТ Т1 буде поданий лог «0» (див рис. 1.2), то відповідний перехід база-емітер відповідного транзистора з структури БЕТ зміститься в прямому напрямку. Струм, що подається на базу транзистора Т1 через резистор R1 протікає в емітер не коло транзистора. При цьому колекторний струм транзистора Т1 зменшується і транзистор Т2 закривається, в результаті чого на виході схеми встановлюється потенціал напруги, що відповідає лог. «1». Описана вище схема має багато недоліків, зокрема :
низька завадостійкість;
мала навантажуючи спроможність;
великий час переключення з ємнісним навантаженням;
Завдяки цим властивостям ці схеми не набули широкого розповсюдження. їх зазвичай використовують як елементи з відкритим колектором для навантаження різними індикаторами.
З розвитком та удосконаленням технологій базовим для схеми ТТЛ став ключ з складним інвертором. - двополярний ключ. Використання складного інвертора дозволило в порівнянні з простим підвищити швидкодію, завадостійкість, навантажувальну спроможність та зменшити вимоги до транзисторів. Це призвело до збільшення відсотку виходу придатних інтегральних мікросхем (ІМС) на базі цих елементів.
На рис. 1.3 наведена вдосконалена схема, яка виконує логічну функцію «І-НЕ». Дана схема складається з двох частин. Перша - вхідна, яка реалізує функцію «І». Друга - вихідна, яка реалізовує функцію «НЕ». Це складний інвертор, який містить фазо розподільний каскад (Т1 ,R2, R3) призначеного для протифазного переключення транзисторів T2 та Т3 і вихідного підсилювача (Т2,Т3,Д,R4).
Принцип роботи:
Якщо на всі входи схеми (х1,х2,х3) подано рівні напруги U1 (лог. «1»), то емітерні переходи БЕТ зміщуються в оберненому напрямку, і транзистор Т0 працює в оберненому активному режимі. При цьому колектор транзистора зміщений в прямому напрямку і струм через базу протікає в коло колектора і відкриває транзистор Т1. Транзистори Т2 і Т3 відкриваються і на виході схеми встановлюється лог. «0». При цьому транзистор Т2 та діод Д закриваються. Якщо хоч на один вхід схеми подати лог. «0» тоді БЕТ відкриється і струм з бази потече в емітерне коло транзистора. При цьому транзистори Т1 та Т3 закриваються, а Т2 Д відкриті. На виході схеми встановлюється лог. «1».
Діод Д відіграє важливу роль у функціонуванні схеми, оскільки він гарантує що транзистор Т2 закритий коли Т3 відкритий. Резистор R4 служить обмежувачем струму, щоб транзистор Т2 та діод Д не вийшли із ладу. Резистор R3 - запираючий.
У серіях елементів ТТЛ у колі емітера транзистора VТ2 замість резистора R3 ставлять резисторно - транзисторний контур VТ4-R3-R5 (див. рис.1.4) з метою покращення статичної передавальної характеристики.
Елементи ТТЛ мають широкий діапазон значень показників швидкодії та енергоспоживання. При цьому повна потужність ЛЕ значно збільшується зі збільшенням робочої частоти.
Кількість входів у реальних схемах Коб < 8. Збільшення кількості входів розширює логічні можливості схеми, однак погіршує її динамічні параметри.
Усі елементи ТТЛ мають порівняно високу завадостійкість (допустима напруга статичної завади до 0.5В)
Основні статичні характеристики:
вхідна;
передавальна;
вихідна;
Вхідна характеристика - це залежність вхідного струму від вхідної напруги, і описується таким виразом: ІВХ=f(UВХ), де ІВХ і UВХ вхідний струм та вхідна напруга, відповідно.
Передаюча характеристика - це залежність вихідної напруги від вхідної, і описується виразом UВИХ =f(UВХ), де UВИХ та UВХ відповідно вихідна та вхідна напруги.
Вихідна характеристика - це залежність вихідного струму від вихідної напруги, що описується виразом ІВИХ=f(UВИХ), де ІВИХ і UВИХ де вихідний струм та напруга.
1.2 Логіка на польових транзисторах (КМДН).
Основу ЛЕ на КМДН транзисторах становлять КМДН - транзисторні ключі, утворені двома МДН - транзисторами з каналами різного типу провідності.
ЦІС на КМДН - транзисторах є найбільш перспективними. Споживана потужність в статичному режимі становить десятки нановат, швидкодія - понад 10 МГц. Серед ЦІС на МДН-транзисторах схеми на КМДН-транзисторах мають найкращу завадостійкість: 40-45% напруги джерела живлення. Характерною особливістю ЦІС на КМДН-транзисторах є висока ефективність використання джерела живлення: перепад вихідної напруги майже дорівнює напрузі джерела живлення. Схеми на КМНД-транзисторах не чутливі до змін напруги джерела живлення. У елементах на КМДН-транзисторах полярності та рівні вхідних і вихідних напруг співпадають, що дозволяє використовувати безпосередні зв'язки між елементами.
Основними ЛЕ ЦІС КМДН-серій є елементи І-НІ та АБО-НІ, а базовим логічним елементом, на основі якого реалізовані ці елементи є інвертор на КМДН-транзисторах.
ЛЕ, побудовані на КМДН-транзисторах, порівняно з ЛЕ інших типів мають деякі особливості, зумовлені властивостями цих транзисторів. Затвор і підкладка МДН-транзистора розділені прошарком діелектрика і утворюють конденсатор. Великий опір витоку цього конденсатора створює сприятливі умови для накопичення на ньому статичних зарядів з потенціалом, яким може призвести до незворотного пробою діелектричного прошарку. Тому затвор транзистора не можна залишати вільним, без гальванічного зв'язку із шиною живлення чи спільною шиною. Найбільша небезпека пробою діелектрика виникає в транзисторах, встановлених на входах логічної схеми, тому що їхні затвори з'єднані з виводами корпусу.
Схему інвертора подано на рис. 1.5.
Особливістю цієї принципової схеми інвертора є наявність захисних діодів VD1..VD3, які шунтують затвори вхідних транзисторів та запобігають пробою діелектрика затвору від дії електростатичного заряду. Захисні діоди представляють собою р-n переходи, зміщені в зворотному напрямку. Резистор R1 разом з діодом VD3, виконує функцію паралельного діодного обмежувача для негативних сигналів (завад), що надходять на вхід елемента.
Транзистори VT1 та VT2 мають індуковані канали відповідно р- та n-типів. Транзистор n-типу під'єднано до нульового потенціалу, а транзистор р-типу до позитивного джерела живлення. Підкладки n кожного з транзисторів з'єднані з їх витоками u, що забезпечує відкривання р-n переходів. Затвори транзисторів з'єднані і на них подається додатний вхідний сигнал. Вихідний сигнал знімається з об'єднаних стоків транзисторів. Транзистор VT1 називають навантажувальним, а VТ2 - керуючим.
Умова нормальної роботи інвертора на КМДН-транзисторах:
│-Upop.p│+Upop.n<Uж
Принцип роботи інвертора. Вважаємо, що на вхід х інвертора надходить позитивний сигнал з рівнями U0 = 0В та U1=Uж. При цьому на інтервалі t0,1вх напруга на затворі керуючого транзистора VТ2 відносно його витоку збільшується, а напруга на затворі навантажувального транзистора VТ1 відносно його витоку зменшується. На інтервалі t1,0вх - навпаки.
Коли 0 <Uвх < Upop.n, транзистор VТ2 закритий, а транзистор VТ1 відкритий і працює на крутій ділянці характеристик. Оскільки струм через транзистор VТ1 не протікає, то залишкова напруга Uc-вVT1 = 0 і напруга на виході елемента
Uвих =Uc-вVT2= U1 . ,
Коли Upop.n <Uвх =0 транзистор VТ2 відкритий і працює на крутій ділянці характеристик, а транзистор VT1, закритий, тому напруга на виході елемента Uвих=U0 =0B.
Розширення інвертора. У ЦІС на КМДН-транзисторах логічна операція I- НІ реалізується шляхом послідовного включення вхідних транзисторів, а операція АБО-НІ - їх паралельним включенням (див. рис. 1.6). При цьому на кожний вхід потрібно два транзистори, що утворюють інвертор.
У схемі І-НІ навантажувальні транзистори вмикають паралельно один до одного (див. рис. 1.6, а), а в схемі АБО-НІ - послідовно (див. рис. 1.6, б). Згідно цього принципу будуються не лише двоходові, а і елементи з більшою кількістю входів.
Рис. 1.6 Схема логічного елемента І-НІ КМДН (а), логічного елемента АБО-НІ КМДН (б)
Під час визначення статичних та динамічних параметрів та характеристик БЛЕ І-НІ та АБО-НІ на КМДН-транзисторах групи паралельно чи послідовно з'єднаних транзисторів у провідному стані замінюють одним еквівалентним транзистором з питомою крутизною КЕКВ, що визначається співвідношеннями: для m послідовно з'єднаних транзисторів
, тобто ;
для паралельно з'єднаних транзисторів
де m, K- відповідно кількість транзисторів та питома крутизна транзистора; КЕКВп, КЕКВр - питома крутизна еквівалентних транзисторів
відповідно з n- та р -провідностями.
Аналітичні вирази для струмів та напруг в елементах І-НІ та АБО-НІ аналогічні відповідним співвідношенням для інвертора з врахуванням того, що Кn = КЕКВп, Кр = КЕКВр.
В елементі І-НІ якщо напруга на вході хоча б одного з транзисторів (VТ1 , VТ2) менша порогової напруги Uвх <Uпор.n, то відповідний транзистор залишається закритим, тому інший транзистор також не проводить струм. І тільки тоді, коли транзистори VТ1 , VТ2 одночасно відкриваються, елемент переходить із закритого стану у відкритий.
В елементі АБО-НІ якщо транзистори VТ1 , VТ2 не проводять, то на його виході встановлюється висока напруга. Коли ж вхідна напруга на затворі хоча б то цей транзистор відкривається і вихідна напруга знижується.
2 РОЗРАХУНОК ТИПОВИХ ЛОГІЧНИХ ЕЛЕМЕНТІВ В СТАТИЧНОМУ ТА ДИНАМІЧНОМУ РЕЖИМАХ РОБОТИ
2.1 ТТЛ базовий логічний елемент І-НІ
Основні співвідношення для розрахунку статичних параметрів елемента ТТЛ з корегуючим ланцюжком (див. рис.1.4):
значення опорів визначаються із наступних співвідношень:
,
де - напруга живлення, - напруга відкривання транзистора;
напруга логічного «0»:
напруга логічного «1»:
вхідний струм логічного «0» (один емітерний перехід відкритий, інші - закриті):
,
де - інверсний коефіцієнт підсилення по струму, - коефіцієнт об’єднання по входу;
вхідний струм логічної «1» (через кожний закритий емітерний перехід):
напруга порогу перемикання:
,
де - залишкова напруга на насиченому транзисторі БЕТ;
запас завадостійкості по «0»:
запас завадостійкості по «1»:
споживаний струм логічного «0» на виході:
споживаний струм логічної «1» на виході:
споживана потужність логічного «0» на виході:
споживана потужність логічної «1» на виході:
середня споживана потужність у статичному режимі роботи:
коефіцієнт розгалуження у стані «0» на виході:
,
де
коефіцієнт розгалуження у стані «1» на виході:
,
де - коефіцієнт підсилення по струму.
вхідний опір при низькому рівні напруги на вході:
вхідний опір при високому рівні напруги на вході:
вихідний опір для стану «1» на виході у тому випадку, коли транзистор працює в активному режимі:
вихідний опір для стану «1» на виході у тому випадку, коли транзистор працює в режимі насичення:
вихідний опір для стану низькому рівні напруги на виході:
Основні співвідношення для розрахунку динамічних параметрів елемента ТТЛ з корегуючим ланцюжком:
час затримки розповсюдження під час вмикання:
час затримки вмикання:
,
де ;
час спаду вихідного сигналу:
,
де , - ємність металевих з’єднань та ізоляції транзистора та діода , - ємність навантаження;
час затримки розповсюдження під час вимкнення:
,
де - час розсмоктування; - час наростання вихідного сигналу;
час наростання вихідного сигналу:
,
де
,
,
- ємність колекторного переходу транзисторів , - паразитна ємність металевих з’єднань транзистора та резистора , підключених до бази транзистора , - сумарна ємність, підключена до емітера відкритого транзистора , яка перераховується до його бази шляхом ділення на ;
час розсмоктування:
,
де - постійна часу розсмоктування;
час затримки виключення:
час переходу зі стану «1» в стан «0»:
час переходу зі стану «0» в стан «1»:
середня затримка розповсюдження:
робота переключення елемента:
динамічна потужність:
,
де
,
- час, протягом якого транзистор входить в режим насичення,
- час, за який носії заряду пролітають через базу транзистора,
- гранична частота підсилення транзистора.
2.2 КМДН базовий логічний елемент І-НІ
Основні співвідношення для розрахунку статичних параметрів елемента І-НІ КМДН (див. рис.1.6,б):
умова нормальної роботи інвертора на КМДН-транзисторах:
рівні напруг логічного «0» і «1»:
напруга логічного перепаду:
питома крутизна еквівалентних транзисторів:
,
напруга порогу перемикання:
запас завадостійкості за рівнем «0»:
запас завадостійкості за рівнем «1»:
ширина зони невизначеності:
струми, споживані елементом в станах «0» та «1»:
споживана потужність:
коефіцієнт розгалуження на виході:
вхідний опір для станів «0» та «1» на вході:
вихідний опір для станів «0» та «1» на виході:
Основні співвідношення для розрахунку динамічних параметрів елемента І-НІ КМДН:
загальна паразитна ємність на виході елемента:
,
де - ємність затвор-канал транзистора , - ємність затвор-стік транзистора , - ємність затвор-витік транзистора , - паразитна ємність металевих з’єднань та ізолюючого p-n-переходу об’єднаної області стоку транзистора і витоку транзистора ; - ємність навантаження;
,
час переходу із стану «1» в стан «0»:
,
де ;
час затримки розповсюдження при вмиканні (час спадання напруги на виході):
,
де
час затримки розповсюдження при вимиканні (час наростання напруги на виході):
,
де
час переходу зі стану «0» в стан «1»:
середній час затримки розповсюдження:
динамічна потужність:
,
де - робоча частота переключення.
3 МОДЕЛЮВАННЯ СХЕМ БАЗОВИХ ЛОГІЧНИХ ЕЛЕМЕНТІВ, ПОБУДОВА ОСНОВНИХ СТАТИЧНИХ ХАРАКТЕРИСТИК ТА ВИЗНАЧЕННЯ ПАРАМЕТРІВ ДЛЯ РІЗНИХ ТИПІВ ЕЛЕМЕНТІВ
3.1 Статичні характеристики
Статичні характеристики БЛЕ І-НІ ТТЛ
Рис.3.1. Схема БЛЕ І-НІ ТТЛ.
Передавальна характеристика: :
Рис.3.2. Передавальна характеристика БЛЕ І-НІ ТТЛ.
Вхідна характеристика: :
Рис.3.3. Вхідна характеристика БЛЕ І-НІ ТТЛ.
Вихідна характеристика: :
Рис.3.4. Вихідна характеристика І-НІ ТТЛ для
Рис.3.5. Вихідна характеристика І-НІ ТТЛ для
Статичні характеристики БЛЕ І-НІ КМДН
Рис.3.6. Схема БЛЕ І-НІ КМДН.
Передавальна характеристика: :
Рис.3.7. Передавальна характеристика БЛЕ І-НІ КМДН.
Вхідна характеристика: :
Рис.3.8. Вхідна характеристика БЛЕ І-НІ КМДН.
Вихідна характеристика: :
Рис.3.9. Вихідна характеристика БЛЕ І-НІ КМДН для
Рис.3.10. Вихідна характеристика БЛЕ І-НІ КМДН для
3.2 Основні параметри БЛЕ
Таблиця 3.1 Основні статичні параметри БЛЕ І-НІ ТТЛ
Назва параметра
Теоретичне значення
Практичне значення
Напруга живлення , В
5.0
5.0
Напруга логічного нуля , В
0.3
0.3
Напруга логічної одиниці , В
3.6
3.6
Вхідний струм логічного «0» , мА
3.36
3.5
Вхідний струм логічної «1» , мкА
120
260
Напруга порогу перемикання , В
1.1
1
Запас завадостійкості по «0» , В
0.8
0.8
Запас завадостійкості по «1» , В
1.9
2
Споживаний струм логічного «0» на виході , мА
11.9
-
Споживаний струм логічної «1» на виході , мА
3.6
-
Споживана потужність логічного «0» на виході , мВт
60
-
Споживана потужність логічної «1» на виході , мВт
18.2
-
Середня споживана потужність у статичному режимі роботи , мВт
39
-
Коефіцієнт об’єднання по входу
4
-
Коефіцієнт розгалуження у стані «0» на виході
50
-
Коефіцієнт розгалуження у стані «1» на виході
90
-
Вхідний опір при низькому рівні напруги на вході , кОм
1.1
-
Вхідний опір при високому рівні напруги на вході , кОм
100
-
Вихідний опір для стану «1» на виході під час роботи транзистора в активному режимі , Ом
7.05
-
Вихідний опір для стану «1» на виході під час роботи транзистора в режимі насичення , Ом
39
-
Вихідний опір для стану «0» на виході , Ом
10
-
Таблиця 3.2 Основні динамічні параметри БЛЕ І-НІ ТТЛ
Назва параметра
Теоретичне значення
Практичне значення
Час затримки увімкнення , нс
1.4
-
Час спаду вихідного сигналу , нс
3.5
-
Час переходу зі стану «1» в стан «0» , нс
7
0.9
Час затримки розповсюдження при включенні , нс
4.7
-
Час розсмоктування , нс
6.9
-
Час наростання вихідного сигналу , нс
1.5
-
Час переходу зі стану «0» в стан «1» , нс
3
12.4
Час затримки розповсюдження під час вимкнення , нс
8.45
-
Час затримки виключення , нс
7.4
-
Середній час розповсюдження , нс
6.5
-
Робота перемикання , пДж
255
-
Динамічна потужність (для ), мВт
42
-
Повна потужність , мВт
81
-
Таблиця 3.3 Основні статичні параметри БЛЕ І-НІ КМДН
Назва параметра
Теоретичне значення
Практичне значення
Напруга живлення , В
15
-
Напруга логічного нуля , В
0
0
Напруга логічної одиниці , В
15
15
Напруга логічного перепаду , В
15
-
Напруга порогу перемикання , В
7.75
10.1
Запас завадостійкості за рівнем «0» , В
7.75
10.1
Запас завадостійкості за рівнем «1» , В
7.25
1.9
Ширина зони невизначеності , В
0.1
0.3
Споживані струми , А
0
-
Споживана потужність у статичному режимі роботи ,мВт
0
-
Коефіцієнт об’єднання по входу
3
-
Коефіцієнт розгалуження на виході
50
-
Вхідний опір при низькому рівні напруги на вході , Ом
100
-
Вхідний опір при високому рівні напруги на вході , Ом
100
-
Вихідний опір для стану «1» на виході , кОм
100
-
Вихідний опір для стану «0» на виході , кОм
100
-
Таблиця 3.4 Основні динамічні параметри БЛЕ І-НІ КМДН
Назва параметра
Теоретичне значення
Практичне значення
Загальна паразитна ємність на виході , пФ
18
-
Час переходу зі стану «1» в стан «0» , нс
12
176.2
Час спаду вихідного сигналу , мкс
9.1
-
Час наростання вихідного сигналу , нс
9
-
Час переходу зі стану «0» в стан «1» , нс
12
65
Час затримки розповсюдження під час вимкнення , нс
9
-
Час затримки розповсюдження під час ввімкнення , нс
9.1
-
Середня затримка розповсюдження , нс
9
-
Динамічна потужність , мВт
20.2
-
3.3 Карти потенціальних рівнів
Рис. 3.9. Карта потенціальних рівнів БЛЕ І-НІ ТТЛ.
Рис.3.10. Карта потенціальних рівнів БЛЕ І-НІ КМДН.
3.4 Вивчення часових характеристик БЛЕ
Рис.4.1. Наростання напруги на виході БЛЕ І-НІ ТТЛ.
Рис.4.2. Спадання напруги на виході БЛЕ І-НІ ТТЛ.
Рис.4.3. Наростання напруги на виході БЛЕ І-НІ КМДН.
Рис.4.4. Спадання напруги на виході БЛЕ І-НІ КМДН.
ВИСНОВКИ
В даній курсовій роботі було розглянуто принципи схемотехнічної побудови, функціонування та особливості застосування базових логічних елементів на основі ТТЛ та КМДН логіки, які є одними з найпоширеніших в ЦІС низького та середнього ступеня інтеграції, розраховано номінали типових базових логічних елементів відповідних серій у статичному та динамічному режимах їх роботи.
Здійснено моделювання отриманих схем із використанням програми Multisim 10, побудовані вхідні, вихідні та передавальні характеристики для кожного типу логіки, з яких визначені статичні характеристики модельованих базових логічних елементів та виконано їх порівняння з теоретичними розрахунками.
На основі проведеної роботи можна зробити наступні висновки щодо властивостей логічних різних типів логіки.
Логічні елементи ТТЛ (базовий логічний елемент І-НІ) мають достатньо високі показники швидкодії та завадостійкості, помірну споживану потужність в статичному режимі роботи, мають високу навантажувальну здатність, є дешевими та широко розповсюдженими, проте їхні показники швидкодії є меншими, ніж для КМДН, ускладнене узгодження ЛЕ ТТЛ із низькоомним навантаженням, значне імпульсне споживання, особливо при ємнісному навантаженні.
Логіка на КМДН-транзисторах (БЛЕ І-НІ) є однією з найбільш перспективних через наднизьку споживану потужність у статичному режимі роботи, високу швидкодію, нечутливість до змін напруги живлення в широких межах. Недоліком є висока чутливість до статичної електрики, проте цей недолік усувається шляхом включення на вхід схеми КМДН захисних діодів.
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ
1. Соломатин Н.М. Логические елементы ЭВМ. – М.: ВШ, 1990, с. 56-150.
2. Завадский В.А. Компьютерная электроника. – К.: ТООВЕК, 1996. – с.259-301.
3. Бабич М.П., Жуков І.А. Комп’ютерна схемотехніка. – К.: МК-Прес, 2004. – с.60-86.
4. Угрюмов Е.П. Цифровая электроника. – СПб.: БХВ-Петербург, 2001. – 526 с.
5. Шило В.А. Популярные микросхемы КМОН: Справ. – М.: ВШ, 1993. – 64 с.
6. Схемотехника ЭВМ: Учебн. / Под ред. Г.Н. Соловьева. – М.: ВШ, 1985. – 391 с.
ДОДАТКИ
ДОДАТОК 1
1.1 Схеми дослідження БЛЕ І-НІ ТТЛ
Рис. 5.1 Схема для дослідження вхідної характеристики БЛЕ І-НІ ТТЛ
Рис. 5.2 Схема для дослідження вихідної характеристики БЛЕ І-НІ ТТЛ
Рис. 5.3 Схема для дослідження передавальної характеристики БЛЕ І-НІ ТТЛ
Рис. 5.4 Схема для дослідження часових характеристик БЛЕ І-НІ ТТЛ
1.2 Схеми дослідження БЛЕ І-НІ КМДН
Рис. 5.5 Схема для дослідження вхідної характеристики БЛЕ І-НІ КМДН
Рис. 5.6 Схема для дослідження вихідної характеристики БЛЕ І-НІ КМДН
Рис. 5.7 Схема для дослідження передавальної характеристики БЛЕ І-НІ КМДН
Рис. 5.8 Схема для дослідження часових характеристик БЛЕ І-НІ КМДН
ДОДАТОК 2
Обрахунки БЛЕ І-НІ ТТЛ
розрахунок статичних параметрів
Вхідний струм логічної "1"
Вхідний струм логічного "0"
Напруга порогу переключення
Запас завадостійкості за рівнем "1" та "0"
Струм споживання
Потужність споживання
Середня споживана потужність
Коефіціент розгалуження в станах "0" та "1"
вхідний опір при низькому рівні напруги
вхідний опір при низькому рівні напруги
Вихідний опір для стану "1" на виході
Вихідний опір для стану "1" на виході в режимі насичення
Вихідний опір для стану "0" на виході
вхідні дані
Затримка розповсюдження включення
Час спадання вихідного сигналу
Час переходу із стану "1" в стан "0"
час затримки розповсюдження під час вимкнення
Час розсмоктування
20.10.2012 23:10-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора