Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Проектування комбінаційного цифрового автомату
Інформація про навчальний заклад
ВУЗ:
Ужгородський національний університет
Інститут:
Не вказано
Факультет:
Інженерно технічний
Кафедра:
Не вказано
Інформація про роботу
Рік:
2012
Тип роботи:
Курсова робота
Предмет:
Комп’ютерна схемотехніка
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Ужгородський національний університет
Інженерно-технічний факультет
Кафедра комп’ютерних систем та мереж
ПОЯСНЮВАЛЬНА ЗАПИСКА
до курсового проекту
з курсу “Комп’ютерна схемотехніка”
на тему
Проектування комбінаційного цифрового автомату
Студент Прохоренко Я.Ю. ( )
( прізвище та ініціали )
Керівник проекту: Іваницький В.П. ( )
Консультант:
Доц. Лопушанський В.В. ( )
Зав. кафедри комп’ютерні системи та мережі: __________(доц.Король І.Ю.)
Ужгород 2012
ЗМІСТ
ВСТУП 4
1 АНАЛІЗ ТЕХНІЧНОГО ЗАВДАННЯ 5
2 ЛОГІЧНЕ ПРОЕКТУВАННЯ 6
2.1. Побудова ДДНФ та ДКНФ заданої логічної функції 6
2.3. Перехід до унітарного базису І –НІ 8
2.4 Побудова та оптимізація структурно-логічної схеми КЦА. 9
3 СХЕМОТЕХНІЧНЕ ПРОЕКТУВАННЯ 10
3.1 Обґрунтування вибору та призначення серії та типономіналів цифрових інтегральних мікросхем 10
3.2 Розробка та оптимізація принципової електричної схеми 10
4 ОЦІНКА ТЕХНІЧНИХ ХАРАКТЕРИСТИК ОШИБКА! ЗАКЛАДКА НЕ ОПРЕДЕЛЕНА.
4.1 Визначення п логічних рівнів та рівня власного енергоспоживання Ошибка! Закладка не определена.
4.2. Оцінка показників надійності 15
ВИСНОВКИ 19
ПЕРЕЛІК ПОСИЛАНЬ 20
ДОДАТКИ 21
ВСТУП
Метою даного курсового проекту є проектування структурної та принципової схеми комбінаційного цифрового автомату (КЦА). Вхідними даними служить таблиця наборів значень КЦА.
КЦА називається пристрій, який реалізовує задану логічну функцію чи їх сукупність. Комбінаційні схеми – це схеми, логічне значення яких на виході залежить лише від вектора вхідних значень, тобто в пристроях цього типу відсутні зворотні зв’язки.
Проектування КЦА включає декілька кроків:
Перший – опис логічної функції. Логічна функція описує відповідність між вхідним та вихідним векторами значень.
Другий крок – мінімізація функції. Мінімізація функції полягає в зменшенні елементарних логічних операцій, які реалізують логічну функцію.
Третій крок – подання логічної функції в одному з базисів. На практиці зазвичай обмежуються невеликою кількістю елементарних булевих операцій, тобто подають логічну функцію в одному з базисів (І, АБО, І-НІ, АБО-НІ, та ін.) Система елементарних логічних функцій, які утворюють базис повинна бути функціонально повною, тобто такою, за допомогою якої можна реалізувати любу логічну функцію.
Четвертий крок – побудова логічної схеми та схемо технічне проектування. При схемо технічному проектування потрібно врахувати всі особливості конструйованого пристрою для того, щоб правильно обрати типи та номінали мікросхем. Кількість мікросхем повинна бути мінімальною. Ця обставина накладає обмеження на якість проектування схем, а саме, коефіцієнт використання логічних елементів в корпусах МС не повинен бути низьким.
Не менш важливими є часові характеристики схеми, які залежать від затримок на всіх мікросхемах.
1 АНАЛІЗ ТЕХНІЧНОГО ЗАВДАННЯ
Виходячи з технічного завдання (ТЗ), метою виконання проекту є проектування КЦА призначеного для реалізації логічної функції від чотирьох змінних. КЦА повинен працювати за наступних умов:
напруга живлення +12.0 В;
максимальна робоча температура 23 ;
відносна вологість повітря 93%;
умови експлуатації (вібрації) – авіаційні.
Виконання проекту включає в себе такі етапи:
- логічне проектування (побудова ДДНФ та ДКНФ заданої логічної функції, перетворення їх до обраного унітарного базису, мінімізація функції);
- схемотехнічне проектування (вибір серії та типономіналів цифрових інтегральних мікросхем та оптимізація принципової електричної схеми з урахуванням характеристик вибраних мікросхем).
Після виконання схемотехнічного проектування потрібно оцінити технічні характеристики КЦА – потенціальні логічні рівні, власне енергоспоживання та показники надійності – та його відповідність поставленому ТЗ.
2 ЛОГІЧНЕ ПРОЕКТУВАННЯ
2.1 Побудова ДДНФ та ДКНФ заданої логічної функції
Заповнюємо таблицю істинності логічної функції, заданої в ТЗ:
Табл. 1: Таблиця істинності заданої логічної функції
X3
X2
X1
X0
Y
№
набору
0
0
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
2
0
0
1
1
1
3
0
1
0
0
1
4
0
1
0
1
1
5
0
1
1
0
0
6
1
1
1
1
1
7
1
0
0
0
0
8
1
0
0
1
1
9
1
0
1
0
0
10
1
0
1
1
0
11
1
1
0
0
1
12
1
1
0
1
0
13
1
1
1
0
0
14
1
1
1
1
1
15
Побудова ДДНФ згідно таблиці істинності (Табл. 1)
(1) Побудова ДКНФ згідно таблиці істинності (Табл. 1)
(2)
2.2 Мінімізація вихідних канонічних форм методом К-карт
К-карта для функції від чотирьох змінних має такий вигляд:
Таблиця 2 : К-карта для функції від чотирьох змінних
0000
0001
0101
0100
0010
0011
0111
0110
1010
1011
1111
1110
1000
1001
1101
1100
Виконаємо мінімізацію ДДНФ логічної функції методом К-карт. Для цього запишемо К-карту для наборів, на яких значення функції рівне одиниці (табл.1), і зробимо всі можливі склейки сусідніх клітин.
Таблиця 3: К-карта для ДДНФ функції
0000
0101
0100
0011
0111
1111
1001
1100
Отримана в результаті мінімізації диз’юнктивна форму функції f:
(3)
Виконаємо мінімізацію ДКНФ логічної функції методом К-карт. Для цього запишемо К-карту для наборів, на яких значення функції рівне нулю (Табл.1), і зробимо всі можливі склейки сусідніх клітин.
Таблиця 4 : К-карта для ДКНФ функції
0001
0010
0110
1010
1011
1110
1000
1101
Отримана в результаті мінімізації конюнктивна форма функції f:
(4)
Виходячи з того, що мікросхеми І-НІ мають найбільш широку номенклатуру було обрано базис І-НІ.
2.3 Перехід до унітарного базису І –НІ
Перехід до унітарного базису І-НІ здійснюється за теоремою де Моргана. Перетворимо наступним чином:
(5)
Перетворимо наступним чином:
(6)
Із схемотехнічних міркувань, для реалізації була обрана формула (5), оскільки на кожному рівні логічних операцій присутня операція І-НІ, це означає, що якщо реалізовувати формулу на мікросхемах І-НІ, тоді на вихід функції потрібно підключити інвертор, і тому схема стане трьорівнева, на відміну від формули (5), яка дозволяє реалізувати дворівневу схему.
Для перевірки правильності мінімізації та переходу до базису І-НІ, змоделюємо схему в пакеті MAX+plusІІ.
Рис. 1: Логічна схема в MAX+plusІІ.
Результати побудови логічної функції наведено на Рис. 2.
Рис. 2 Результати аналізу схеми в MAX+plusІІ.
2.4 Побудова та оптимізація структурно-логічної схеми КЦА.
Для побудови даного КЦА потрібно наступні елементи:
4 елементи НІ
5 елементи 3І-НІ
1 елемент 4І-НІ
1 елемент 6І-НІ
Це змушує використовувати 4 різні типи мікросхем, що є незручно. Для оптимізації схеми виконаємо наступні еквівалентні заміни:
4 елементи НІ замінимо на 4 елементи 2І-НІ;
1 елемент 2І-НІ, та 2 елементи 3І-НІ замінимо на 3 елементи 3І-НІ.
Оптимізовану логічно-структурну схему наведено в додатку 1.
3 СХЕМОТЕХНІЧНЕ ПРОЕКТУВАННЯ
3.1 Обґрунтування вибору та призначення серії та типономіналів цифрових інтегральних мікросхем
Вибір мікросхеми здійснюється виходячи, в першу чергу, з заданої в ТЗ напруги споживання та з обраного унітарного базису.
У даному випадку напруга живлення становить +12 В. Це свідчить про те, що КЦА повинен бути реалізований на мікросхемах КМОН, наприклад, цифрових мікросхемах КМОН серії К564.
Оскільки схема КЦА синтезована в унітарному базисі І-НІ, то нас цікавлять мікросхеми, які містять в своєму маркуванні позначення ЛА, тобто реалізують функції Шеффера (ЛЕ І-НІ).
Серія мікросхем К564 містить мікросхеми 3 типів:
К564ЛА7 – чотири елементи 2І-НІ
К564ЛА9 – три елементи 3І-НІ
К564ЛА8 – два елементи 4І-НІ
3.2 Розробка та оптимізація принципової електричної схеми
Виходячи з структурно-логічної схеми КЦА (див. додаток 1) визначимо типономінали необхідних мікросхем.
Для реалізації ЛЕ DD1.1-DD1.4 потрібно чотири ЛЕ 2І-НІ – одна мікросхема К564ЛА7, яка містить чотири елементи 2І-НІ.
Для реалізації ЛЕ DD2.1-DD2.3 потрібно три ЛЕ 3І-НІ – одна мікросхема К564ЛА9, яка містить три елементи 3І-НІ.
Для реалізації ЛЕ DD3.1-DD5.2 потрібно шість ЛЕ 4І-НІ – три мікросхеми К564ЛА8, яка містить два елементи 4І-НІ.
Отже синтезована схема комбінаційного цифрового автомату реалізується за допомогою трьохтипів мікросхем серії К564:
DD1.1… DD1.4– К564ЛА7 (використана повністю);
DD2.1 … DD2.3 – К564ЛА9 (використана повністю);
DD3.1 … DD5.2 – три мікросхеми К564ЛА8 (використані повністю);
Електричну принципову схему наведено в додатку 2.
Умовні графічні позначення, призначення виводів та електричні параметри використовуваних мікросхем подано нижче.
К564ЛА7 (4 ( 2І –НІ)
Електричні параметри:
Номінальна напруга живлення ………………………….……………….…… 3..15В;
Вихідна напруга низького рівня при дії завади
при Un =10В…………………………………………………..…………….. ( 2,9 В;
при Un =5В………………………………………………….……...............( 0,95 В;
Вихідна напруга високого рівня при дії завади при Un =10В .…………….( 7,2 В;
Струм споживання при Un =15В……………………………………….......... ( 5 мкА;
Вхідний струм низького (високого) рівня при Un =15В ….……………..( 0,3 мкА;
Вихідний струм низького рівня
при Un =10В…………… ……………………………………..………….(1,3 мА;
при Un =5В…………… ……………………………………..………….(0,51 мА;
Вихідний струм високого рівня
при Un =10В…………… ……………………………………..………….(1,3 мА;
при Un =5В ; Uвих. =4,6В ……………………………………..………..(0,51 мА;
при Un =5В ; Uвих. =2,5В ……………………………………..…………(1,6 мА;
Час затримки при включенні (виключенні)
при Un =10В…………… ……………………………………..………….( 80 нс;
при Un =5В…………… ……………………………………..………… ( 160 нс;
Вхідна ємність……………………… ………………………….………............( 11 пФ;
Споживана потужність ……………………………………..……………….≤60 мВт.
Рис. 3. Умовне графічне позначення МС К564ЛА7
Табл.8. Призначення виводів МС К564ЛА7
№ виводу
Призначення
№ виводу
Призначення
1
Вхід Х1
8
Вхід X5
2
Вхід Х2
9
Вхід Х6
3
Вихід Y1
10
Вихід Y3
4
Вихід Y2
11
Вихід Y4
5
Вхід Х3
12
Вхід Х7
6
Вхід X4
13
Вхід Х8
7
0 В
14
+12 В
К564ЛА8 (2 ( 4І –НІ)
Електричні параметри:
Номінальна напруга живлення ………………………….……………… 3..15В;
Вихідна напруга низького рівня при дії завади
при Un =10В………………………………………………….……. ( 2,9 В;
при Un =5В………………………………………………….……... ( 0,95 В;
Вихідна напруга високого рівня при дії завади при Un =10В .….. ( 7,2 В;
Струм споживання при Un =15В………………………………………... ( 5 мкА;
Вхідний струм низького (високого) рівня при Un =15В ….……... ( 0,3 мкА;
Вихідний струм низького рівня
при Un =10В…………… ……………………………………..…... (1,3 мА;
при Un =5В…………… ……………………………………..……. (0,51 мА;
Вихідний струм високого рівня
при Un =10В…………… ……………………………………..…... (1,3 мА;
при Un =5В ; Uвих. =4,6В ……………………………………..…… (0,51 мА;
при Un =5В ; Uвих. =2,5В ……………………………………..…... (1,6 мА;
Час затримки при включенні
при Un =10В…………… ……………………………………..…... ( 80 нс;
при Un =5В…………… ……………………………………..……. ( 160 нс;
Час затримки при виключенні
при Un =10В…………… ……………………………………..…... ( 120 нс;
при Un =5В…………… ……………………………………..……. ( 250 нс;
Вхідна ємність……………………… ………………………….………... ( 12 пФ;
Споживана потужність ……………………………………..…………. ≤60 мВт.
Рис. 4. Умовне графічне позначення МС К564ЛА8
Табл. 9. Призначення виводів МС К564ЛА8
№ виводу
Призначення
№ виводу
Призначення
1
Вихід Y1
8
Вільний
2
Вхід Х1
9
Вхід Х8
3
Вхід X2
10
Вхід X7
4
Вхід X3
11
Вхід X6
5
Вхід Х4
12
Вхід Х5
6
Вільний
13
Вихід Y2
7
0 В
14
+12 В
К564ЛА9 (3 ( 3І –НІ)
Електричні параметри:
Номінальна напруга живлення …………………….………………...………. 3..15В;
Вихідна напруга низького рівня……………….………….……................. ( 0,01 В;
Вихідна напруга високого рівня ……………………………….… ………. ( 9,99 В;
Максимальна вихідна напруга низького рівня..……………….……….….( 2,9 В;
Максимальна вихідна напруга високого рівня..……………….……….…..(7,2 В;
Струм споживання……………………………………………………….…...( 5 мкА;
Вхідний струм низького рівня …………………………...….……….. (|–0,05|мкА;
Вхідний струм високого рівня..…………………………………….…….(0,05 мкА;
Вихідний струм низького рівня…….……………………………….….. (0,25 мкА;
Вихідний струм високого рівня…….………………………………..….(|–0,3|мкА;
Час затримки розповсюдження вхідного сигналу при
включенні (виключенні)……………………… ……………………………. ( 125 нс;
Споживана потужність ……………………………………..……….……≤60 мВт.
Рис. 5. Умовне графічне позначення МС К564ЛА9
Табл.10. Призначення виводів МС К564ЛА9
№ виводу
Призначення
№ виводу
Призначення
1
Вхід Х1
8
Вхід X3
2
Вхід Х2
9
Вихід Y1
3
Вхід X4
10
Вихід Y3
4
Вхід X5
11
Вхід X7
5
Вхід Х6
12
Вхід Х8
6
Вихід Y2
13
Вхід Х9
7
0 В
14
+12 В
4 Оцінка технічних характеристик
4.1 Визначення потенціальних логічних рівнів та рівня власного енергоспоживання
Потенціальні логічні рівні розробленого КЦА співпадають з рівнями мікросхем серії К564, на основі яких він побудований. Карту потенціальних рівнів для заданого КЦА наведено на рис. 6.
Рис. 6. Карта потенціальних рівнів КЦА
Рівень власного енергоспоживання є сумою потужностей, які споживають окремі елементи КЦА, тобто мікросхеми:
Час затримки між появою сигналів на вході та значення функції на виході для даної схеми є сумою часу затримки на кожному рівні. Отже:
4.2 Оцінка показників надійності
Існує ряд методів аналізу показників надійності технічних виробів, однак при курсовому та дипломному проектуванні найбільш доцільно користуватись «лямбда-методом», який є найбільш простим і використовує специфікації всіх елементів та дані про їх відмови. Одночасно цей метод дає змогу оцінити, чи задовільняють схемотехнічні рішення технічному завданню, визначити причини найбільшої інтенсивності відмов.
Прогнозування надійності з використанням «лямбда-методу» дає істотне покращення показників надійності при великій кількості елементів і в той же час не вимагає проведення експлуатаційних випробувань.
Основними показниками, за якими оцінюється надійність пристрою є імовірність безвідмовної роботи та середній наробіток до відмови.
Імовірність безвідмовної роботи (ІБР) – імовірність того, що протягом заданого наробітку відмови роботи пристрою не відбудеться. Наробіток може бути як неперервною величиною (тривалість роботи в годинах), так і цілочисловою величиною (кількість робочих циклів).
Середній наробіток до відмови (СНВ) представляє собою математичне сподівання наробітку об’єкту до першої відмови.
Вихідною величиною для проведення розрахунків з надійності згідно «лямбда-методу» приймається параметр надійності елементів схем радіоелектронної апаратури (РЕА) – інтенсивність відмов (ІВ) , яка є довідниковим параметром для кожного елементу РЕА.
Розрахункова сумарна інтенсивність відмов кожного з і-типів елементів принципової електричної схеми визначається за умови незалежності відмов елементів за наступною формулою:
, (7)
де - інтенсивність відмов елементів і-типу, отримана при випробуваннях в режимі номінального електричного навантаження і нормальних зовнішніх умовах експлуатації;
- кількість однакових елементів і-типу;
- експлуатаційний поправочний коефіцієнт для перерахунку ІВ елементів при фактичних умовах експлуатації;
- поправочний коефіцієнт, який враховує вплив електричного режиму (через коефіцієнт електричного навантаження ) і температури елемента (або оточуючого повітря) на зміну табличних значень ІВ.
Коефіцієнт можна оцінити за формулою:
, (8)
де- поправочний коефіцієнт, що враховує дію механічних факторів, - вплив вологості і температури, - вплив атмосферного тиску.
Сумарна інтенсивність відмов для всіх елементів, які входять до принципової схеми, розраховується за формулою:
, (9)
де – кількість різних типів елементів, що входять до схеми.
Величина СНВ визначається в цьому випадку через наступним чином:
, (10)
а значення ІБР можна оцінити за виразом:
, (11)
де - заданий в ТЗ час наробітку на відмову.
де - заданий в ТЗ час наробітку на відмову.
У даному випадку, виходячи із ТЗ, маємо наступні значення поправочних коефіцієнтів:
поправочний коефіцієнт, який враховує дії механічних факторів (вібрацій) складає (авіаційний рівень вібрацій);
поправочний коефіцієнт, який враховує дію вологості і температури (макс. робоча температура +23 °С, відносна вологість 93%);
атмосферний тиск вважаємо нормальним, тобто ;
експлуатаційний поправочний коефіцієнт ;
значення коефіцієнту вважаємо рівним одиниці;
коефіцієнт навантаження для всіх елементів рівний 1 (стандартне навантаження на елементи), оскільки всі мікросхеми використовується повністю.
Для пайки значення всіх коефіцієнтів приймаються рівними одиниці. Значення інтенсивності відмов для елементів схеми наведені в [1]. Розраховані значення сумарної інтенсивності відмов для радіоелементів та схеми в цілому містяться у таблиці 7.
Табл. 7 Показники надійності груп елементів КЦА
№ п/п
Найменування і типономінали елементів
, шт
,
,
1
Мікросхема DD1.1-DD1.4 – К564ЛА7
1
7
2,92
23
1
1
20,44
2
Мікросхема DD2.1-DD2.3– К564ЛА9
1
12
2,92
23
1
1
35,04
3
Мікросхема DD3.1- DD5.2 – К564ЛА8
3
10
2,92
23
1
1
88,5
4
Роз’єднувач XP1 – ГРПМШ8-Р
1
2.08
2,92
23
1
1
6,074
5
Конденсатор С1–К10-17, 0.33мкф
2
3
2,92
23
1
1
17,52
6
Пайка
86
1
1
23
1
1
86
Разом
253,574
На основі отриманого значення обчислюємо величину СНВ:
годин
Значення ІБР за час за формулою (11):
Отже, в результаті виконання оціночних розрахунків надійності розробленого КЦА отримані наступні показники:
сумарна інтенсивність відмов всього автомату
середній наробіток на відмову тисяч годин;
імовірність безвідмовної роботи на протязі двох тисяч годин.
ВИСНОВКИ
В даному курсовому проекті було здійснено схемо технічне проектування комбінаційного цифрового автомату (КЦА), побудова логічної функції на основі вказаних наборів на яких вона набуває значення логічної 1.
Логічна функція була спрощена методом К карт, та переведена до унітарного базису І-НІ. Правильність перетворень була провірена програмою MAX+plusІІ.
Для реалізації функції було прийнято рішення використати мікросхеми серії К561 на основі заданої напруги живлення ().
Для спроектованого КЦА були розраховані наступні величини :
потенціальні логічні рівні сумісні з рівнями для мікросхем КМОН (КЦА побудований на мікросхемах КМОН);
власне енергоспоживання (середня споживана потужність), що становить 300 мВт;
час затримки розповсюдження сигналу між входами і виходами не перевищує 285 нс;
середній наробіток на відмову, що складає 394 362 годин;
ймовірність безвідмовної роботи протягом однієї тисячі годин становить 0,9949, що в свою чергу є дуже хорошим показником.
Спроектований КЦА повністю відповідає поставленому технічному завданню.
ПЕРЕЛІК ПОСИЛАНЬ
Бутурлакін О.П., Овчаренко В.В., Федак В.В. Методичні рекомендації до виконання розрахунків по оцінці показників надійності радіоелектронної апаратури. Методична розробка для студентів інженерних спеціальностей. УжНУ, 2001, - 56с.
Романычева Э.Т., Соколова Т.Ю., Шандурина Г.Ф. Инженерная и компьютерная графика. Учебник - 2-е изд., перераб. - М.: ДМК Пресс, 2001. -592с.
Самофалов К.Г., Романкевич А.М. и др. Прикладная теория цифровых автоматов. – К.: Вища шк. Головное изд-во, 1987. – 375с.
Г. Р. Аванесян, В. П. Лёвшин Интегральные микросхемы ТТЛ,ТТЛШ. Справочник. М.:Машиностроение, 1993. – 251с.
ДОДАТКИ
21.10.2012 12:10-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора