Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Проектування комбінаційного цифрового автомата
Інформація про навчальний заклад
ВУЗ:
Ужгородський національний університет
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2012
Тип роботи:
Пояснювальна записка до курсового проекту
Предмет:
Комп’ютерна схемотехніка
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ
ДЕРЖАВНИЙ ВИЩИЙ НАВЧАЛЬНИЙ ЗАКЛАД
«УЖГОРОДСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ»
Кафедра комп’ютерних систем і мереж
ПОЯСНЮВАЛЬНА ЗАПИСКА
до курсового проекту
з курсу “Комп’ютерна схемотехніка”
на тему
Проектування комбінаційного цифрового автомата
Студентки Панько В.В. ( )
( прізвище та ініціали )
Керівник проекту: Іваницький В.П. ( )
Консультант:
Доц.Лопушанський В.В. ( )
Робота захищена
" " _______ 2012 р.
з оцінкою ___________
УжНУ - 2012 ЗМІСТ
ВСТУП 4
1 АНАЛІЗ ТЕХНІЧНОГО ЗАВДАННЯ 5
2 ЛОГІЧНЕ ПРОЕКТУВАННЯ 6
2.1 Визначення ДДНФ та ДКНФ заданої логічної функції 6
2.2 Мінімізація вихідних канонічних форм методом карт Карно 7
2.3 Перехід до унітарного базису І-НІ 10
2.4 Побудова та оптимізація структурно-логічної схеми КЦА. 11
3 СХЕМОТЕХНІЧНЕ ПРОЕКТУВАННЯ 12
3.1 Обґрунтування вибору та призначення серії та типономіналів цифрових інтегральних мікросхем 12
3.2 Розробка та оптимізація принципової електричної схеми 12
4 ОЦІНКА ТЕХНІЧНИХ ХАРАКТЕРИСТИК 16
4.1 Визначення потенціальних логічних рівнів та рівня власного енергоспоживання 16
4.2 Оцінка показників надійності 17
ВИСНОВОК 19
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ 21
ДОДАТКИ 23
ВСТУП Комбінаційний цифровий автомат – це схема, що складається з логічних елементів, яка реалізовує певну логічну функцію. Логічний елемент – це електронний пристрій, що реалізує одну з логічних операцій. Логічні елементи являють собою електронні пристрої, у яких оброблювана інформація закодована у вигляді двійкових чисел, відображуваних напругою (сигналом) високого і низького рівня.
Виконання даного курсового проекту передбачає проектування структурно логічної та принципової електричної схеми комбінаційного цифрового автомату.
Проектування комбінаційного цифрового автомату включає декілька етапів. Початковий етап роботи являє собою визначення ДДНФ та ДКНФ заданої логічної функції з подальшою її мінімізацією. Наступним етапом є приведення функції до певного базису (І-НІ або АБО-НІ). На основі отриманого виразу будується структурно-логічна схема комбінаційного цифрового автомату. Далі слідує етап схемотехнічного проектування. На даному етапі обираються серії та типономінали цифрових інтегральних мікросхем, на яких буде реалізовано комбінаційний цифровий автомат. В одному корпусі мікросхеми може бути один, два та більше логічних елементів. Ця обставина накладає обмеження на якість проектування схем, а саме, коефіцієнт використання логічних елементів в корпусах мікросхем не повинен бути низьким. Наприклад, якщо під час проектування використовують мікросхему, що містить три логічні елементи, то оптимальний варіант принципової схеми повинен використовувати всі три ЛЕ. Інколи цією умовою нехтують, враховуючи в першу чергу вимоги технологічного характеру. Також на даному етапі розробляється та оптимізується принципова електрична схема.
Останнім, завершальним етапом є етап, на якому визначаються показники надійності.
1 АНАЛІЗ ТЕХНІЧНОГО ЗАВДАННЯ
Виходячи з технічного завдання (ТЗ), метою виконання проекту є логічне та схемотехнічне проектування комбінаційного цифрового автомату (КЦА), призначеного для реалізації логічної функції чотирьох змінних. КЦА повинен працювати згідно таких експлуатаційних технічних вимог:
напруга живлення —;
максимальна робоча температура — ;
відносна вологість повітря — ;
механічні фактори (вібрації) — стаціонарні.
Виконання проекту включає в себе такі обов'язкові етапи проектування:
Логічне проектування: побудова ДДНФ та ДКНФ заданої логічної функції, мінімізація вхідних канонічних форм, переведення до обраного унітарного базису, оптимізація і побудова структурно-логічної схеми КЦА;
Схемотехнічне проектування: обґрунтування вибору та призначення серії і типономіналів цифрових інтегральних мікросхем, розробка та оптимізація принципової електричної схеми;
Оцінка технічних характеристик: визначення потенціальних логічних рівнів, визначення рівня енергоспоживання, оцінка показників надійності.
2 ЛОГІЧНЕ ПРОЕКТУВАННЯ
2.1 Визначення ДДНФ та ДКНФ заданої логічної функції
Заповнимо таблицю істинності логічної функції, заданої в ТЗ.
Табл.1 Таблиця істинності заданої логічної функції
№ набору
0
0
0
0
0
1
1
0
0
0
1
0
2
0
0
1
0
0
3
0
0
1
1
0
4
0
1
0
0
1
5
0
1
0
1
1
6
0
1
1
0
0
7
0
1
1
1
0
8
1
0
0
0
1
9
1
0
0
1
0
10
1
0
1
0
1
11
1
0
1
1
1
12
1
1
0
0
0
13
1
1
0
1
1
14
1
1
1
0
0
15
1
1
1
1
1
По таблиці істинності запишемо ДДНФ та ДКНФ заданої функції:
(1)
(2)
2.2 Мінімізація вихідних канонічних форм методом карт Карно
Оскільки існує однозначна відповідність між булевою функцією та логічною схемою, яка її реалізує, то зменшення складності схеми можна досягти шляхом мінімізації булевої функції ― знаходження найбільш простого виразу для заданої функції, еквівалентного початковому.
Найчастіше мінімізацію проводять для логічної функції, яка подана в досконалій диз'юнктивній нормальній формі (ДДНФ), отримуючи при цьому мінімальну ДНФ.
Найбільш поширеними методами мінімізації логічних функцій є метод мінімізації за допомогою карт Карно та метод Квайна- МакКласкі. Карти Карно зручно застосовувати для мінімізації булевих функцій, які містять не більше 4-6 змінних. Дані діаграми являють собою спеціально організовані таблиці істинності. Кількість клітинок в таблиці повинна відповідати кількості можливих наборів аргументів. Для мінімізації логічної функції заданої у курсові роботі будемо використовувати карти Карно.
Запишемо карту Карно для функції чотирьох змінних.
Табл.2 Карта Карно для функції чотирьох змінних
0000
0001
0011
0010
0100
0101
0111
0110
1100
1101
1111
1110
1000
1001
1011
1010
В основу мінімізації за допомогою карт Карно покладено операцію склеювання вмісту сусідніх або відповідних клітин.
Сусідніми називаються клітини, які геометрично сусідні (тобто ма ють спільну сторону). До сусідніх відносяться і клітки крайніх лівого і пра вого стовпців, а також крайніх нижнього і верхнього рядків будь-якої карт Карно для n ( 4 або будь-якого блоку 4(4 клітин – для n > 4 (вони стають сусідніми при згортанні карти або блоку в горизонталь ний або вертикальний циліндр).
На побудованій карті Карно виділимо прямокутні області, які об’єднують вибрані одиничні значення функції. Кожна область повинна містити клітинок. Вибрані області можуть перетинатися, тобто одна або декілька клітинок можуть належати різним областям. Чим менше прямокутників і чим більше клітин у прямокутниках, тим краще покриття.
Після цього записуємо двійкові набори, які належать кожній прямокутній області в таблицю. Склеювання можна проводити у тих стовпчиках двійкових наборів, в яких кількість нулів і одиничок однакова. Склейки відмічено символом (*(. Провівши склеювання, потрібно провести логічне сумування імплікант, які відповідають вибраним областям. Одержана сума утворює мінімальну диз’юнктивну нормальну форму (МДНФ).
Виконаємо мінімізацію ДДНФ заданої логічної функції методом К-карт. Для цього заповнимо К-карту для наборів, на яких функція приймає значення одиницю, і зробимо всі можливі склейки геометрично сусідніх клітин.
Табл.3 Карта Карно для ДДНФ заданої функції
0000
0100
0101
1101
1111
1000
1011
1010
Табл.4 Склейки для карти Карно (табл.3)
Виконавши склейки, отримуємо мінімальну диз'юнктивну нормальну форму функції (МДНФ):
(3)
Виконаємо мінімізацію ДКНФ заданої логічної функції методом К-карт. Для цього заповнимо К-карту для наборів, на яких функція приймає значення нуля, і зробимо всі можливі склейки сусідніх клітин.
Табл.5 Карта Карно для ДКНФ заданої функції
0001
0011
0010
0111
0110
1100
1110
1001
Табл.6 Склейки для карти Карно(табл.5)
Таким чином, отримуємо мінімальну кон'юнктивну нормальну форму функції (МКНФ):
(4)
Як ми бачимо з результатів мінімізації канонічних форм, вони містять однакову кількість змінних.
2.3. Перехід до унітарного базису
Виконуємо перетворення на основі використання закону подвійного заперечення: , та закона Де-Моргана.
В загальному випадку перехід від базису І, АБО, НІ до унітарного базису І-НІ (АБО-НІ) здійснюється на також основі законів Де-Моргана:
(5)
Але у випадку, коли перехід здійснюється від дворівневої схеми ДНФ до базису І-НІ (а також від КНФ до базису АБО-НІ), його можна виконати простою заміною всіх елементів комбінаційної схеми у базисі І, АБО, НІ на елементи І-НІ (АБО-НІ) зі збереженням як змінних, які подаються на входи елементів, так і всіх зв’язків між ними [1]:
(6)
Для перевірки правильності мінімізації та приведення функції до унітарного базису виконаємо моделювання КЦА в пакеті Electronics Workbench (рис.1).
Рис.1 Моделювання КЦА в пакеті Electronics Workbench
2.4 Побудова та оптимізація структурно-логічної схеми КЦА.
Для побудови даного КЦА потрібно наступні елементи:
4 елементи НІ
4 елементи 3І-НІ
1 елемент 4І-НІ
Це змушує використовувати 3 різні типи мікросхем, що є незручно. Тим більш ці мікросхеми не будуть повністю використані, тобто в них будуть незадіяні елементи.
Для оптимізації схеми виконаємо наступні еквівалентні заміни:
4 елементи НІ замінимо на 2І-НІ
Один елемент 3І-НІ замінимо на 4І-НІ
Для оптимізації структурно-логічної схеми здійснимо штучну заміну інверторів на елементи Шеффера :
Табл. 7 Еквівалентність інвертора та елемента Шеффера
НІ
X2
Y
0
1
1
0
а)
І-НІ
X2
X1
Y
0
0
1
1
1
0
б)
Рис.2 Еквівалентна заміна інвертора елементом Шеффера
Еквівалентність інвертора та елемента І-НІ, на обидва входи якого подається вхідний сигнал x показана в табл. 7.а та 7.б. Ця еквівалентність поширюється на довільну кількість входів логічного елемента І-НІ.
Оптимізовану логічно-структурну схему наведено в додатку 1.
3 СХЕМОТЕХНІЧНЕ ПРОЕКТУВАННЯ
3.1 Обґрунтування вибору та призначення серії та типономіналів цифрових інтегральних мікросхем
Вибір серії мікросхем ґрунтується, в першу чергу, виходячи із заданої в технічному завданні напруги живлення.
Оскільки вона становить +9В, то очевидно, що КЦА має бути реалізований на мікросхемах КМОН (КМДН). Мікросхеми серії К564 найбільш для цього підходять, оскільки реалізовані з двома захисними діодами, що дає можливість їх застосування при схемотехнічних рішеннях з максимальним захистом від статичної електрики.
Оскільки схема КЦА синтезована в базисі І-НІ, то нас цікавлять мікросхеми, які містять у своєму маркуванні літерне позначення ЛА – елемента Шеффера (ЛЕ І-НІ). Серія К564 містить три види таких мікросхем:
4 х 2 І-НІ – К564ЛА7
3 х 3 І-НІ – К564ЛА9
2 х 4 І-НІ – К564ЛА8
3.2 Розробка та оптимізація принципової електричної схеми
Виходячи з структурної схеми (див. додаток 1) визначимо типономінали необхідних мікросхем.
Для реалізації ЛЕ D1–D4 нам потрібно 4 ЛЕ 2І–НІ – одна мікросхема К564ЛА7, яка містить чотири елементи 2І–НІ. Можливість заміни інвертора елементом Шеффера показана у п.2.4.
Для реалізації ЛЕ D5–D7 потрібно 3 ЛЕ 3І–НІ – одна мікросхеми К564ЛА9, яка містить три елементи 3І–НІ.
Для реалізації ЛЕ D8–D9 потрібно 2 ЛЕ 4І–НІ – одна мікросхема К564ЛА8, яка містить 2 ЛЕ 4І–НІ. В якості D4 (елемента 2І–НІ) використаємо один елемент 4І–НІ, подавши на перший та другий входи одинакові сигнали.
Отже синтезована схема комбінаційного цифрового автомату реалізується за допомогою трьох мікросхем серії К564:
DD1.1…DD1.4 – К564ЛА7 (використана повністю);
DD2.5…DD2.7 – К564ЛА9 (використана повністю);
DD3.8, DD3.9 – К564ЛА8 (використана повністю);
Електричну принципову схему наведено в додатку 2.
Умовні графічні позначення, призначення виводів та електричні параметри використовуваних мікросхем подано нижче.
К564ЛА7 (4 ( 2І –НІ) [1]
Електричні параметри:
Номінальна напруга живлення ……….…………….……………………..3..15В;
Вихідна напруга низького рівня при дії завади
при Un =10В…………………………………….…………….……..……..( 2,9 В;
при Un =5В………………………………………….…………….….…...( 0,95 В;
Вихідна напруга високого рівня при дії завади при Un =10В .…....…...( 7,2 В;
Струм споживання при Un =15В………………………………….…......( 5 мкА;
Вхідний струм низького (високого) рівня при Un =15В ….…..…… ( 0,3 мкА;
Вихідний струм низького рівня
при Un =10В…………………………………………………………....…(1,3 мА;
при Un =5В…………………………………………………………....…(0,51 мА;
Вихідний струм високого рівня
при Un =10В…………………………………………….…………….…. (1,3 мА;
при Un =5В ; Uвих. =4,6В ……………………………………..…….….. (0,51 мА;
при Un =5В ; Uвих. =2,5В …………………………………...…..…..…... (1,6 мА;
Час затримки при включенні (виключенні)
при Un =10В……………………………………………………..…........... ( 80 нс;
при Un =5В………………………………………………...…..……...…. ( 160 нс;
Вхідна ємність…………………………………………….……….……...( 11 пФ.
Споживана потужність ………………………………………………….≤45 мВт.
Рис. 3. Умовне графічне позначення МС К564ЛА7
Таблиця 8. Призначення виводів МС К564ЛА7
№ виводу
Призначення
№ виводу
Призначення
1
Вхід Х1
8
Вхід X5
2
Вхід Х2
9
Вхід Х6
3
Вихід Y1
10
Вихід Y3
4
Вихід Y2
11
Вихід Y4
5
Вхід Х3
12
Вхід Х7
6
Вхід X4
13
Вхід Х8
7
0 В
14
+12 В
К564ЛА8 (2 ( 4І –НІ) [1]
Електричні параметри:
Номінальна напруга живлення ……………………….…………………. 3.15В;
Вихідна напруга низького рівня при дії завади
при Un =10В……………………………………………...…….…………..( 2,9 В;
при Un =5В………………………………………………….…….............( 0,95 В;
Вихідна напруга високого рівня при дії завади при Un =10В .……..… ( 7,2 В;
Струм споживання при Un =15В……………………………………...... ( 5 мкА;
Вхідний струм низького (високого) рівня при Un =15В ….……….. ( 0,3 мкА;
Вихідний струм низького рівня
при Un =10В…………….……………………………………..…............ (1,3 мА;
при Un =5В…………….……………………………………..……….... (0,51 мА;
Вихідний струм високого рівня
при Un =10В…………….……………………………………..….............(1,3 мА;
при Un =5В ; Uвих. =4,6В ……………………………………..…………(0,51 мА;
при Un =5В ; Uвих. =2,5В ……………………………………..…............ (1,6 мА;
Час затримки при включенні
при Un =10В…………….……………………………………..…...............( 80 нс;
при Un =5В…………….……………………………………..…………...( 160 нс;
Час затримки при виключенні
при Un =10В…………….……………………………………..…............ ( 120 нс;
при Un =5В…………….……………………………………..………….. ( 250 нс;
Вхідна ємність……………………….………………………….……...... ( 12 пФ;
Споживана потужність ……………………………………..……..…….≤45 мВт.
Рис.4 Умовне графічне позначення МС К564ЛА8
Табл. 9 Призначення виводів МС К564ЛА8
№ виводу
Призначення
№ виводу
Призначення
1
Вихід Y1
8
Вільний
2
Вхід Х1
9
Вхід Х8
3
Вхід X2
10
Вхід X7
4
Вхід X3
11
Вхід X6
5
Вхід Х4
12
Вхід Х5
6
Вільний
13
Вихід Y2
7
0 В
14
+9В
К564ЛА9 (3 ( 3І –НІ) [1]
Електричні параметри:
Номінальна напруга живлення …………………....……………………… 3.15В;
Вихідна напруга низького рівня…………………………………...........( 0,01 В;
Вихідна напруга високого рівня ……………………………….……… ( 9,99 В;
Максимальна вихідна напруга низького рівня..………………………... ( 2,9 В;
Максимальна вихідна напруга високого рівня..………………………… (7,2 В;
Струм споживання…………………………………………………......... ( 5 мкА;
Вхідний струм низького рівня ………………………….....……......(|–0,05|мкА;
Вхідний струм високого рівня..………………………………...……..(0,05 мкА;
Вихідний струм низького рівня…….………………………………....(0,25 мкА;
Вихідний струм високого рівня…….……………….………..…........(|–0,3|мкА;
Час затримки розповсюдження вхідного сигналу при включенні (виключенні)…………………………………….………………………. ( 125 нс;
Споживана потужність ……………………………………..…..……….≤45 мВт.
Рис. 5 Умовне графічне позначення МС К564ЛА9
Табл.10 Призначення виводів МС К564ЛА9
№ виводу
Призначення
№ виводу
Призначення
1
Вхід Х1
8
Вхід X3
2
Вхід Х2
9
Вихід Y1
3
Вхід X4
10
Вихід Y3
4
Вхід X5
11
Вхід X7
5
Вхід Х6
12
Вхід Х8
6
Вихід Y2
13
Вхід Х9
7
0 В
14
+9В
4 ОЦІНКА ТЕХНІЧНИХ ХАРАКТЕРИСТИК
4.1 Визначення потенціальних логічних рівнів та рівня власного енергоспоживання
Потенціальні логічні рівні розробленого КЦА співпадають з рівнями мікросхем серії К564, на основі яких він побудований. Карту потенціальних рівнів для заданого КЦА наведено на рис.6.
Рис.6 Карта потенціальних рівнів КЦА
Рівень власного енергоспоживання є сумою потужностей, які споживають окремі елементи КЦА, тобто мікросхеми:
Час затримки між появою сигналів на вході та значення функції на виході для даної схеми є сумою часу затримки на кожному рівні. Оскільки на другому рівні затримка при проходженні через елемент мікросхеми К564ЛА9 буде найбільшою, то максимальний час затримки складає:
4.2 Оцінка показників надійності
Існує ряд методів аналізу показників надійності технічних виробів, однак при курсовому та дипломному проектуванню найбільш доцільно користуватись «лямбда-методом», який є найбільш простим і використовує специфікації всіх елементів та дані про їх відмови. Одночасно цей метод дає змогу оцінити, чи задовольняють схемотехнічні рішення технічному завданню, визначити причини найбільшої інтенсивності відмов.
Прогнозування надійності з використанням «лямбда-методу» дає істотне покращення показників надійності при великій кількості елементів і в той же час не вимагає проведення експлуатаційних випробувань.
Основними показниками, за якими оцінюється надійність пристрою є імовірність безвідмовної роботи та середній наробіток до відмови.
Імовірність безвідмовної роботи (ІБР) – імовірність того, що протягом заданого наробітку відмови роботи пристрою не відбудеться. Наробіток може бути як неперервною величиною (тривалість роботи в годинах), так і цілочисловою величиною (кількість робочих циклів).
Середній наробіток до відмови (СНВ) представляє собою математичне сподівання наробітку об’єкту до першої відмови.
Вихідною величиною для проведення розрахунків з надійності згідно «лямбда-методу» приймається параметр надійності елементів схем радіоелектронної апаратури (РЕА) – інтенсивність відмов (ІВ) , яка є довідниковим параметром для кожного елементу РЕА.
Розрахункова сумарна інтенсивність відмов кожного з і-типів елементів принципової електричної схеми визначається за умови незалежності відмов елементів за наступною формулою:
, (4.1)
де – інтенсивність відмов елементів і–типу, отримана при випробуваннях в режимі номінального електричного навантаження і нормальних зовнішніх умовах експлуатації;
– кількість однакових елементів і-типу;
– експлуатаційний поправочний коефіцієнт для перерахунку ІВ елементів при фактичних умовах експлуатації;
– поправочний коефіцієнт, який враховує вплив електричного режиму (через коефіцієнт електричного навантаження ) і температури елемента (або оточуючого повітря) на зміну табличних значень ІВ.
Коефіцієнт можна оцінити за формулою:
, (4.2)
де – поправочний коефіцієнт, що враховує дію механічних факторів, - вплив вологості і температури, – вплив атмосферного тиску.
Сумарна інтенсивність відмов для всіх елементів, які входять до принципової схеми, розраховується за формулою:
, (4.3)
де і – кількість різних типів елементів, що входять до схеми.
Величина СНВ визначається в цьому випадку через наступним чином:
, (4.4)
а значення ІБР можна оцінити за виразом:
(4.5)
де – заданий в ТЗ час наробітку на відмову.
У даному випадку, виходячи із ТЗ, маємо наступні значення поправочних коефіцієнтів:
поправочний коефіцієнт, який враховує дії механічних факторів (вібрацій) складає (стаціонарний рівень вібрацій);
поправочний коефіцієнт, який враховує дію вологості і температури (макс. робоча температура 35 °С, відносна вологість 65%);
атмосферний тиск вважаємо нормальним ;
експлуатаційний поправочний коефіцієнт ;
значення коефіцієнту вважаємо рівним одиниці;
коефіцієнт навантаження для всіх елементів рівний 1 (стандартне навантаження на елементи), оскільки всі мікросхеми використовуються повністю.
Для пайки значення всіх коефіцієнтів приймаються рівними одиниці.
Розраховані значення сумарної інтенсивності відмов для радіоелементів та схеми в цілому містяться у таблиці 11.
Табл. 11. Показники надійності груп елементів КЦА
№ п/п
Найменування і типономінали елементів
, шт
,
,
1
Конденсатори C1-C2 – К10-17, 0.33мкф
2
3.0
1.04
35
1
1
6.24
2
Мікросхема DD1 – К564ЛА7
1
7.0
1.04
35
1
1
7.28
3
Мікросхема DD2 – К564ЛА9
1
12.0
1.04
35
1
1
12.48
4
Мікросхема DD3 – К564ЛА8
1
10.0
1.04
35
1
1
10.4
4
Роз’єднувач XP1 – ГРПМШ8-Р
1
2.08
1.04
35
1
1
2.163
5
Пайка
57
1
1
35
1
1
57.00
Разом
95.563
На основі отриманого значення обчислюємо величину СНВ:
годин.
Значення ІБР обчислюємо за формулою (4.5):
Отже, в результаті виконання оціночних розрахунків надійності розробленого КЦА отримані наступні показники:
сумарна інтенсивність відмов всього автомату;
;
середній наробіток на відмову T=848724 годин;
імовірність безвідмовної роботи протягом двох тисяч годин . ВИСНОВОК
Метою курсового проекту було обрати мікросхеми, які оптимально підходили би для реалізації заданої логічної функції, побудувати принципову електричну схему та визначити показники надійності спроектованого комбінаційного автомату.
Кінцевою метою проектування будь-якого цифрового пристрою є його фізична побудова з конкретних логічних елементів на електронних схемах. Основою для цього є структурна схема, яка визначає склад логічних елементів та електричні зв'язки між ними. Процес одержання структурної схеми цифрового автомата називається структурним синтезом.
Для побудови комбінаційного автомату була задана функція від чотирьох змінних, яка на восьми двійкових наборах приймала значення логічної одиниці. За таблицею істинності було побудовано досконалі нормальні форми ДДНФ та ДКНФ функції. З використанням карт Карно отриманий вираз було спрощено після чого його було приведено до унітарного базису І-НІ. Для перевірки правильності виконаних дій було виконане моделювання схеми КЦА в пакеті Electronics Workbench.
Для схемотехнічної реалізації було обрано мікросхеми КМДН серії К564; враховуючи типономінали мікросхем даної серії побудовано оптимальну принципову схему, яка містить три мікросхеми.
Також на основі експлуатаційних технічних вимог, заданих в ТЗ обраховано показники надійності спроектованого приладу, вони вказують на його достатню надійність для роботи в заданих умовах.
Для спроектованого КЦА було обчислено наступні параметри:
потенціальні логічні рівні сумісні з рівнями для мікросхем КМОН(КМДН);
максимальна споживана потужність 180 мВт;
час затримки між подачею сигналів на входи та встановленням вихідного сигналу не більший ніж 325 нс;
середній наробіток на відмову 1046430 годин
імовірність безвідмовної роботи протягом двох тисяч годин роботи 0,999.
Структурно-логічна схема та принципова електрична відповідають вимогам ЄСКД.
У результаті, спроектований у даній курсовій роботі КЦА повністю відповідає поставленому технічному завданню.
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ
Бутурлакін О.П., Овчаренко В.В., Федак В.В. Методичні рекомендації до виконання розрахунків по оцінці показників надійності радіоелектронної апаратури. Методична розробка для студентів інженерних спеціальностей. УжНУ, 2001, - 56с.
Интегральные микросхемы и их зарубежные аналоги. Справочник в 11 томах. Том 5. – М.: РадиоСофт, 1999 – 2001 г.г.
Самофалов К.Г., Романкевич А.М. и др. Прикладная теория цифровых автоматов. – К.: Вища шк. Головное изд-во, 1987. – 375с.
Романычева Э.Т., Соколова Т.Ю., Шандурина Г.Ф. Инженерная и компьютерная графика. Учебник - 2-е изд., перераб. - М.: ДМК Пресс, 2001. -592с.
Интегральные микросхемы: Справочник / Б. В. Тарабрин, Л. Ф. Лунин, Ю. Н. Смирнов и др.; Под ред. Б. В. Тарабрина. – М.: Радио и связь, 1983. – 528 с., ил.
ДОДАТКИ
21.10.2012 18:10-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора