Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Інші
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2012
Тип роботи:
Курсова робота
Предмет:
ПТЦА
Частина тексту файла (без зображень, графіків і формул):
46
38
58
23
36
78
43
59
Таблиця TZ 4:
Набори
-S
S
+S
-S
S
№
a
b
c
d
e
F0
F1
F2
F3
F4
0
0
0
0
0
0
(0)X
0
0
0
0
1
0
0
0
0
1
1
(1)X
1
(0)X
0
2
0
0
0
1
0
0
0
(0)X
1
(1)X
3
0
0
0
1
1
(0)X
0
0
1
1
4
0
0
1
0
0
0
(0)X
0
(0)X
0
5
0
0
1
0
1
1
1
(1)X
1
(1)X
6
0
0
1
1
0
(1)X
1
1
1
1
7
0
0
1
1
1
0
(0)X
0
(0)X
0
8
0
1
0
0
0
0
0
(0)X
0
(0)X
9
0
1
0
0
1
(0)X
0
0
1
1
10
0
1
0
1
0
1
(1)X
1
(1)X
1
11
0
1
0
1
1
1
1
(1)X
1
(1)X
12
0
1
1
0
0
(1)X
1
1
1
1
13
0
1
1
0
1
0
(0)X
0
(0)X
0
14
0
1
1
1
0
0
0
(0)X
0
(0)X
15
0
1
1
1
1
(0)X
0
0
0
0
16
1
0
0
0
0
0
(0)X
0
(0)X
0
17
1
0
0
0
1
1
1
(1)X
1
(1)X
18
1
0
0
1
0
(0)X
0
0
0
0
19
1
0
0
1
1
1
(1)X
1
(0)X
0
20
1
0
1
0
0
1
1
(1)X
0
(0)X
21
1
0
1
0
1
(0)X
0
0
0
0
22
1
0
1
1
0
0
(0)X
0
(1)X
1
23
1
0
1
1
1
0
0
(0)X
1
(1)X
24
1
1
0
0
0
(0)X
0
0
0
0
25
1
1
0
0
1
0
(0)X
0
(1)X
1
26
1
1
0
1
0
1
1
(1)X
0
(0)X
27
1
1
0
1
1
(0)X
0
0
1
1
28
1
1
1
0
0
0
(0)X
0
(1)X
1
29
1
1
1
0
1
0
0
(0)X
0
(0)X
30
1
1
1
1
0
(1)X
1
1
0
0
31
1
1
1
1
1
1
(1)X
1
(1)X
1
Мінімізація функції f0 за "1" на карті Карно
/Набори: 1, 5, 17, 21 Результат склеювання наборів - /b/de
Набори: 10, 11, 26, 27 Результат склеювання наборів - b/cd
Набори: 1, 3, 17, 19 Результат склеювання наборів - /b/ce
Набори: 20, 21 Результат склеювання наборів - a/bc/d
Набори: 11, 15, 27, 31 Результат склеювання наборів - bde
f0 = /b/de v b/cd v /b/ce v a/bc/d v bde
Мінімізація функції f0 за "0" на карті Карно
/Набори: 0, 2, 16, 18 Результат склеювання наборів - /b/c/e
Набори: 4, 6, 12, 14 Результат склеювання наборів - /ac/e
Набори: 8, 9, 12, 13, 24, 25, 28, 29 Результат склеювання наборів - b/d
Набори: 6, 7, 22, 23 Результат склеювання наборів - /bcd
/f0 = /b/c/e v /ac/e v b/d v /bcd
f0 = (b v c v e)(a v /c v e)(/b v d)(b v /c v /d)
3.1. Реалізувати функції, отримані в результаті виконання завдання 2.3, у базисі Буля. На виході кожного елемента написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході кожного елемента схеми . Елементи можуть мати довільну кількість входів . Навести таблиці істинності задіяних елементів.
/
Базис Буля ( базис І , АБО, НЕ) складається з трьох функцій алгебри логіки ( ФАЛ):
функція І ( кон ’ юнкція, логічне множення, AND, в аналітичному запису - &, *), кількість входів – більше 1;
функція АБО (диз’ юнкція, логічне додавання, OR, в аналітичному запису – “v”, «+», «|»), кількість входів – більше 1;
функція НЕ (інверсія , в аналітичному запису – риска над символом, або “/” перед символом, або “–“ перед символом) , кількість входів – 1.
Умовні графічні позначення елементів І , АБО, НЕ наведені на рис. 3.1.1.
На виході F елемента І буде одиниця тільки тоді , коли на всіх його входах a, b, c, …, z є одиниця .
На виході F елемента АБО буде одиниця тоді , коли хоча б на одному з його входів a, b, c, …, z є одиниця .
На виході F елемента НЕ буде одиниця тоді , коли на його вході a є нуль.
f0 = /b/de v b/cd v /b/ce v a/bc/d v bde
[Схема наведена на рисунку в файлі task3_1_schema_f0.jpg]
Таблиці істинності задіяних елементів:
3I:
a
b
c
f
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
4I:
a
b
c
d
f
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
1
1
0
1
0
0
0
0
1
0
0
1
0
1
0
1
0
0
1
0
1
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
0
0
1
1
1
1
1
5AБО:
a
b
c
d
e
f
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
1
0
1
0
0
0
1
1
1
0
0
1
0
0
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
1
1
0
1
0
0
0
1
0
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
0
1
1
0
0
1
0
1
1
0
1
1
0
1
1
1
0
1
0
1
1
1
1
1
1
0
0
0
0
1
1
0
0
0
1
1
1
0
0
1
0
1
1
0
0
1
1
1
1
0
1
0
0
1
1
0
1
0
1
1
1
0
1
1
0
1
1
0
1
1
1
1
1
1
0
0
0
1
1
1
0
0
1
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
НЕ:
a
f
0
1
1
0
3.2. Реалізувати функції, отримані в результаті виконання завдання 2.3, у базисі Буля. На виході кожного елемента написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході кожного елемента схеми . Усі елементи повинні мати не більше двох входів . Навести таблиці істинності задіяних елементів.
/
Необхідно синтезувати функціональну схему , яка реалізує задану функцію , з використанням елементів І та АБО , які мають по 2 входи , і елементів НЕ, які мають 1 вхід . Умовні графічні позначення відповідних елементів – на рис. 3.2.1.
f0 = /b/de v b/cd v /b/ce v a/bc/d v bde
[Схема наведена на рисунку в файлі task3_2_schema_f0.jpg]
Таблиці істинності задіяних елементів:
НЕ:
a
f
0
1
1
0
2I:
a
b
f
0
0
0
0
1
0
1
0
0
1
1
1
2AБО:
a
b
f
0
0
0
0
1
1
1
0
1
1
1
1
3.3 Реалізувати функції, отримані в результаті виконання завдання 2.3, у монобазисі І - НЕ. На виході кожного елемента І - НЕ написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході кожного елемента схеми . Елементи можуть мати довільну кількість входів . Навести таблиці істинності задіяних елементів.
/
Елементи монобазиса І - НЕ повинні мати кількість входів не менше 2. При одному вході елемент І - НЕ перетворюється на інвертор . Відома інша назва цієї функції - заперечення кон 'юнкції . Багатовходовий елемент nІ -НЕ ( символ n у назві вказує на кількість входів елемента ) реалізує функцію f = /(abc…z) - функцію І - НЕ n змінних . Згідно з правилом Моргана /(abc…z) = /av/bv/cv/z. Тобто можуть існувати 2 абсолютно рівноправні умовні графічні позначення (УГП) цього елемента : перше - як елемента nІ - НЕ, друге - як елемента НЕ-n АБО ( рис. 3.3.1).
f0 = /b/de v b/cd v /b/ce v a/bc/d v bde
[Схема наведена на рисунку в файлі task3_3_schema_f0.jpg]
Таблиці істинності задіяних елементів:
3I-НЕ:
a
b
c
f
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
4I-НЕ:
a
b
c
d
f
0
0
0
0
1
0
0
0
1
1
0
0
1
0
1
0
0
1
1
1
0
1
0
0
1
0
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
0
0
0
1
1
0
0
1
1
1
0
1
0
1
1
0
1
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
5НЕ-AБО:
a
b
c
d
e
f
0
0
0
0
0
1
0
0
0
0
1
1
0
0
0
1
0
1
0
0
0
1
1
1
0
0
1
0
0
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
1
1
0
1
0
0
0
1
0
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
0
1
1
0
0
1
0
1
1
0
1
1
0
1
1
1
0
1
0
1
1
1
1
1
1
0
0
0
0
1
1
0
0
0
1
1
1
0
0
1
0
1
1
0
0
1
1
1
1
0
1
0
0
1
1
0
1
0
1
1
1
0
1
1
0
1
1
0
1
1
1
1
1
1
0
0
0
1
1
1
0
0
1
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
0
2НЕ-AБО:
a
b
f
0
0
1
0
1
1
1
0
1
1
1
1
3.4 Реалізувати функції, отримані в результаті виконання завдання 2.3, у монобазисі Шеффера. На виході кожного елемента Шеффера написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході кожного елемента схеми . Усі елементи Шеффера повинні бути двовходовими. Навести таблицю істинності елемента Шеффера.
//
Елементи монобазиса 2І - НЕ мають два входи . Відомі інші назви цієї функції: заперечення диз'юнкції , елемент Шеффера, штрих Шеффера. Двовходовий елемент 2І - НЕ (символ 2 у назві вказує на кількість входів елемента ) реалізує функцію f = /(a & b) - функцію І - НЕ двох змінних . Згідно з правилом Моргана /(a & b) = /a v /b. Тобто можуть існувати 2 абсолютно рівноправні умовні графічні позначення (УГП) цього елемента : перше , як елемента 2 І - НЕ ( рис. 3.4.1, а ), друге - як елемента НЕ-2 АБО ( рис. 3.4.1, б ). Таблиця істинності елемента 2І - НЕ наведена у табл . 3.4.1.
f0 = /b/de v b/cd v /b/ce v a/bc/d v bde
[Схема наведена на рисунку в файлі task3_4_schema_f0.jpg]
Таблиці істинності задіяних елементів:
2I-НЕ:
a
b
f
0
0
1
0
1
1
1
0
1
1
1
0
2НЕ-AБО:
a
b
f
0
0
1
0
1
1
1
0
1
1
1
0
3.5 Реалізувати функції, отримані в результаті виконання завдання 2.4, у монобазисі АБО- НЕ. На виході кожного елемента АБО- НЕ написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході кожного елемента схеми . Елементи можуть мати довільну кількість входів . Навести таблиці істинності задіяних елементів.
/
Елементи монобазиса АБО- НЕ повинні мати кількість входів не менше 2. При одному вході елемент АБО- НЕ перетворюється на інвертор . Відома інша назва цієї функції -заперечення кон 'юнкції . Багатовходовий елемент nАБО- НЕ ( символ n у назві вказує на кількість входів елемента ) реалізує функцію f=/(avbvcv…vz) - функцію АБО- НЕ n змінних . Згідно з правилом Моргана /(avbvcv…vz) = /a/b/c…/z. Тобто можуть існувати 2 абсолютно рівноправні умовні графічні позначення (УГП) цього елемента : перше - як елемента nАБО- НЕ, друге - як елемента НЕ-n І ( рис. 3.5.1). На виході f елемента АБО- НЕ буде одиниця тільки тоді , коли на всіх його входах a, b, c, …, z є нулі .
f0 = (b v c v e) & (a v /c v e) & (/b v d) & (b v /c v /d)
[Схема наведена на рисунку в файлі task3_5_schema_f0.jpg]
Таблиці істинності задіяних елементів:
3АБО-НЕ:
a
b
c
f
0
0
0
1
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
0
2АБО-НЕ:
a
b
f
0
0
1
0
1
0
1
0
0
1
1
0
4НЕ-І:
a
b
c
d
f
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
1
1
0
1
0
0
0
0
1
0
0
1
0
1
0
1
0
0
1
0
1
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
0
0
1
1
1
1
0
2НЕ-І:
a
b
f
0
0
1
0
1
0
1
0
0
1
1
0
3.6 Реалізувати функції, отримані в результаті виконання завдання 2.4, у монобазисі Пірса. На виході кожного елемента Пірса написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході кожного елемента схеми . Усі елементи Пірса повинні бути двовходовими. Навести таблицю істинності елемента Пірса.
//
Елементи монобазиса 2АБО-НЕ мають 2 входи . Відомі інші назви функції 2 АБО- НЕ: заперечення диз'юнкції , елемент Пірса, стрілка Пірса. Двовходовий елемент 2 АБО-НЕ ( символ 2 у назві вказує на кількість входів елемента ) реалізує функцію f = /(a v b) - функцію АБО- НЕ двох змінних . Згідно з правилом Моргана /(avb)=/a&/b. Тобто можуть існувати 2 абсолютно рівноправні умовні графічні позначення ( УГП) цього елемента : перше , як елемента 2АБО- НЕ ( рис. 3.6.1, а ), друге - як елемента НЕ-2 І ( рис. 3.6.1, б ). Таблиця істинності елемента 2АБО- НЕ наведена у табл . 3.6.1.
f0 = (b v c v e) & (a v /c v e) & (/b v d) & (b v /c v /d)
[Схема наведена на рисунку в файлі task3_6_schema_f0.jpg]
Таблиці істинності задіяних елементів:
2АБО-НЕ:
a
b
f
0
0
1
0
1
0
1
0
0
1
1
0
2НЕ-І:
a
b
f
0
0
1
0
1
0
1
0
0
1
1
0
Внаслідок мінімізації в завданні 2.3 ми отримали функцію:
f0 = /b/de v b/cd v /b/ce v a/bc/d v bde
Таблиця істинності даної функції:
a
b
c
d
e
f
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
1
0
0
0
0
0
1
1
1
0
0
1
0
0
0
0
0
1
0
1
1
0
0
1
1
0
0
0
0
1
1
1
0
0
1
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
0
1
0
1
1
1
0
1
1
0
0
0
0
1
1
0
1
0
0
1
1
1
0
0
0
1
1
1
1
1
1
0
0
0
0
0
1
0
0
0
1
1
1
0
0
1
0
0
1
0
0
1
1
1
1
0
1
0
0
1
1
0
1
0
1
1
1
0
1
1
0
0
1
0
1
1
1
0
1
1
0
0
0
0
1
1
0
0
1
0
1
1
0
1
0
1
1
1
0
1
1
1
1
1
1
0
0
0
1
1
1
0
1
0
1
1
1
1
0
0
1
1
1
1
1
1
3.7 Функції, мінімізовані в завданні 2.3, реалізувати за допомогою дешифраторів. У кожного з задіяних дешифраторів кількість виходів не повинна перевищувати 16. Навести таблиці істинності , які пояснюють роботу задіяних дешифраторів.
/
/
3.8 Функції, мінімізовані в завданні 2.3, реалізувати за допомогою мультиплексорів. У кожного з задіяних мультиплексорів кількість інформаційних входів не повинна перевищувати 16. Навести таблиці істинності , які пояснюють роботу задіяних мультиплексорів.
/
3.9 Функції, мінімізовані в завданні 2.3, реалізувати за допомогою постійного запам’ятовуючого пристрою ( ПЗП ). Скласти таблиці прошиття ПЗП .
Схема включення ПЗП:
/
Таблиця прошиття ПЗП:
Адреси в кодах
Дані в кодах
двійковому
шістнадцятковому
двійковому
шістнадцятковому
A4
A3
A2
A1
A0
D3
D2
D1
D0
a
b
c
d
e
f
0
0
0
0
0
00
0
0
0
0
0
0
0
0
0
1
01
0
0
0
1
1
0
0
0
1
0
02
0
0
0
0
0
0
0
0
1
1
03
0
0
0
1
1
0
0
1
0
0
04
0
0
0
0
0
0
0
1
0
1
05
0
0
0
1
1
0
0
1
1
0
06
0
0
0
0
0
0
0
1
1
1
07
0
0
0
0
0
0
1
0
0
0
08
0
0
0
0
0
0
1
0
0
1
09
0
0
0
0
0
0
1
0
1
0
0A
0
0
0
1
1
0
1
0
1
1
0B
0
0
0
1
1
0
1
1
0
0
0C
0
0
0
0
0
0
1
1
0
1
0D
0
0
0
0
0
0
1
1
1
0
0E
0
0
0
0
0
0
1
1
1
1
0F
0
0
0
1
1
1
0
0
0
0
10
0
0
0
0
0
1
0
0
0
1
11
0
0
0
1
1
1
0
0
1
0
12
0
0
0
0
0
1
0
0
1
1
13
0
0
0
1
1
1
0
1
0
0
14
0
0
0
1
1
1
0
1
0
1
15
0
0
0
1
1
1
0
1
1
0
16
0
0
0
0
0
1
0
1
1
1
17
0
0
0
0
0
1
1
0
0
0
18
0
0
0
0
0
1
1
0
0
1
19
0
0
0
0
0
1
1
0
1
0
1A
0
0
0
1
1
1
1
0
1
1
1B
0
0
0
1
1
1
1
1
0
0
1C
0
0
0
0
0
1
1
1
0
1
1D
0
0
0
0
0
1
1
1
1
0
1E
0
0
0
0
0
1
1
1
1
1
1F
0
0
0
1
1
3.10 Функції, мінімізовані в завданні 2.3, реалізувати за допомогою програмованої логічної матриці ( ПЛМ) типу PLA. Скласти таблиці прошиття ( програмування) ПЛМ. Навести функціональну схему запрограмованої ПЛМ.
Програмована логічна матриця (ПЛМ, PLA - Programmable Logic Array) - це комбінаційна багатовходова схема з одним або кількома виходами. На входи подаються набори, які називаються адресами, а з виходів знімаються набори, які називаються даними. Кожній адресі відповідають свої дані, які записані в ПЛМ або в процесі виготовлення, або користувачем перед встановленням на плату (комірку) чи вже на самій платі. Для занесення інформації в ПЛМ необхідно скласти таблицю прошиття, яка встановлює відповідність між адресами і даними.
Умовне графічне позначення ПЛМ з вхідними і вихідними сигналами:
/
f = /b/de v b/cd v /b/ce v a/bc/d v bde
Схема з'єднань ПЛМ:
/
Таблиця прошиття ПЛМ:
N
Входи
Виходи
A4
A3
A2
A1
A0
D0
D1
D2
D3
D4
D5
e
d
c
b
a
f
-
-
-
-
-
I0
H
L
-
L
-
A
-
-
-
-
-
I1
-
H
L
H
-
A
-
-
-
-
-
I2
H
-
L
L
-
A
-
-
-
-
-
I3
-
L
H
L
H
A
-
-
-
-
-
I4
H
H
-
H
-
A
-
-
-
-
-
I5
-
-
-
-
-
-
-
-
-
-
-
I6
-
-
-
-
-
-
-
-
-
-
-
I7
-
-
-
-
-
-
-
-
-
-
-
I8
-
-
-
-
-
-
-
-
-
-
-
I9
-
-
-
-
-
-
-
-
-
-
-
I10
-
-
-
-
-
-
-
-
-
-
-
I11
-
-
-
-
-
-
-
-
-
-
-
3.11 Функції, мінімізовані в завданні 2.4, реалізувати за допомогою програмованої матриці логіки ( ПМЛ) типу PAL. Скласти таблиці прошиття ( програмування) ПМЛ. Навести функціональну схему запрограмованої ПМЛ.
Умовне графічне позначення ПМЛ з вхідними і вихідними сигналами:
/
Таблиця прошиття ПМЛ:
N
Входи / Виходи D
Входи А
Вихід
Примітки
D5
D4
D3
D2
D1
D0
A4
A3
A2
A1
A0
e
d
c
b
a
I0
-
-
-
-
-
-
L
-
L
L
-
D0
/b/c/e v /ac/e
I1
-
-
-
-
-
-
L
-
H
-
L
I2
-
-
-
-
-
-
-
L
-
H
-
D1
b/d v /bcd
I3
-
-
-
-
-
-
-
H
H
L
-
I4
-
-
-
-
-
H
-
-
-
-
-
D2
/b/c/e v /ac/e v b/d v /bcd
05.11.2012 18:30
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора