Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Запам’ятовувальний пристрій з мікропрограмним керуванням
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2024
Тип роботи:
Курсова робота
Предмет:
Комп’ютерна схемотехніка
Частина тексту файла (без зображень, графіків і формул):
Міністерство Освіти та науки України
НУ „Львівська політехніка”
Курсова робота
з курсу “Комп’ютерна схемотехніка”
на тему:
“Запам’ятовувальний пристрій з мікропрограмним керуванням”
ЗМІСТ РОБОТИ
1. Мікропрограма у відповідності із заданим варіантом 3
2. Граф МПА 4
3. Отримання виразів для функцій збудження D0, D1 та функцій виходів К0, К1, К2,К3 5
5. Опрацювання та опис схеми електричної функціональної пристрою 6
6. Вибір та опис елементної бази. Опрацювання та опис схеми електричної принципової пристрою 8
7. Опрацювання МПА на основі типів КР555РТ17 (постійний запам’ятовуючий пристрій) та КР555ТМ9 (регістр) 15
7.1 Отримання виразів для функцій збудження D0, D1 та функцій виходів К0, К1, К2,К3 в цифровій формі 15
7.2 Таблиця істинності ПЗП 15
7.3 Схема МПА побудованого на основі ПЗП 16
8. Список використаної літератури 17
1. Мікропрограма у відповідності із заданим варіантом 7.4
А0: якщо то К1 йти до А0;
() якщо тоК1 йти до А0;
якщо то К2 йти до А1;
якщо то K2,К3 йти до А3;
А1: якщо то К2 йти до А2;
() якщо то К0 йти до А0;
якщо то К1 йти до А3;
якщо то К0 йти до А1;
А2: якщо то К2 йти до А2;
() якщо то К2 йти до А3;
якщо то К1 йти до А0;
якщо то К2,К3 йти до А1;
А3: якщо то К2,К3 йти до А1;
() якщо то К1 йти до А3;
якщо то К0 йти до А1;
якщо то К2 йти до А0;
K0 – EWR
K1 – E+1
K2 – CS
K3 – RD
2. Граф МПА
3. Вирази для функцій збудження D0, D1 та функцій виходів К0, К1, К2, К3
5. Опрацювання та опис схеми електричної функціональної пристрою
Рисунок 2 – Функціональна схема запам’ятовувального пристрою
Запам’ятовувальний пристрій з мікропрограмним керуванням складається з операційного автомату (ОА) та керуючого автомату (КА). Операційний автомат складається з лічильника адреси – СТ2 та запам’ятовувального пристрою – RAM, адресованого лічильником.
Лічильник адреси під час дії тактового імпульса (ТІ), виконує наступні операції: скид в “0”, запис та збільшення вмісту на 1 при наявності на керуючих входах сигналів EWR та E+1 відповідно; запам’ятовувальний пристрій, з організацією 256х8, виконує читання при наявності сигналів CS, RD=1, а запис при CS, RD=0.
Входи завантаження лічильника та інформаційні входи/виходи запам’ятовувального пристрою під’єднані до двонаправленої 8-розрядної шини даних (ШД). Керуючі сигнали:
EWR=K0
E+1=K1
CS=K2
RD=K3
Вони виробляються керуючим автоматом у відповідності з заданою мікропрограмою. Керуючий автомат складається з комбінаційної схеми (КС) на 4 входи та 6 виходів, а також синхронного регістра на D-тригерах (RG).
Під впливом вхідних сигналів У1, У0 на виходах регістра формуються сигнали Q1, Q0, що визначають стан мікропрограмного автомата (МПА), а також керуючі сигнали K0=EWR, K1=E+1, K2=CS, K3=RD.
6. Вибір та опис елементної бази. Опрацювання та опис схеми електричної принципової пристрою
Схема електрична принципова запам’ятовувального пристрою з мікропрограмним керуванням зображена у графічній частині курсової роботи.
Вона складається з керуючого автомату і операційного автомату. Комбінаційна схема складається з дешифратора D1 (К155ИД3), елементів логіки D2 – 6 (К155ЛА1, К155ЛА2, К155ЛА4). Синхронний регістр DD7 (К55ТМ9) по сигналу фронтальної синхронізації видає сигнали Q0, Q1, які визначають стан МПА, та керуючі сигнали К0, К1, К2, К3. Лічильник адреси реалізований на мікросхемах D8, D9 (К555ИЕ18), а елемент пам’яті на мікросхемі D10 (К132РУ8А).
Умовне графічне зображення дешифратора К555ИД3 зображене на рисунку 3.
Рисунок 3 – УГЗ демультиплексора К155ИД3
Таблиця 1 – Таблиця істинності мікросхеми К155ИД3
Входи
Виходи
&
E
8
4
2
1
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
1
0
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
1
0
0
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
0
0
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
0
0
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
0
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
0
1
0
0
0
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
0
1
0
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
0
0
1
0
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
0
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
0
0
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
0
0
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
0
0
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
x
x
x
x
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
x
x
x
x
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
x
x
x
x
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
На рисунку 4 зображене умовне графічне зображення регістра К555ТМ9.
Регістр являє собою шість D-тригерів з загальним входом скидання R.
Рисунок 4 – УГЗ регістра К555ТМ9
Таблиця 2 – Таблиця істинності регістра К555ТМ9
t
t+1
Входи
Виходи
C
R
Di
Qi
0
1
X
Qn
1
1
1
1
0
0
X
0
X
0
Мікросхема К555ИЕ18 – це чотирьохрозрядний двійковий лічильник, виконаний на двоступеневих D-тригерах. Лічильник синхронний. Керування режимом лічби здійснюється за допомогою входів дозволу лічби E+1, попереднього запису EWR і дозволу переносу CR1.
Рисунок 5 – УГЗ лічильника К555ИЕ18
Рисунок 6 – Часова діаграма роботи лічильника К555ИЕ18
В якості запам’ятовуючого елемента використовується мікросхема К537РУ8А. Для запису 256х8 розрядних слів використовується одна мікросхема. Вона має двонаправлену тристабільну ШД, адресні входи та входи для вибору режимів роботи WE, CS.
Рисунок 7 – УГЗ мікросхеми К132РУ8А
tц. Запису = 200 нс
tц. Читаня = 200 нс
tц. = 0 нс
Рисунок 8 – Часові діаграми відповідно читання та запису елемента К132РУ9А
Для детальнішого опису принципу роботи схеми, можна скористатися таким алгоритмом:
A0: Y1=1, Y0=0 K0 (EWR) (A0=64) йти до A0
A0: Y1=1, Y0=1 K2(CS) K3(RD) (D0=50,A0=64) йти до A1
A1: Y1=1, Y0=1 K1(E+1) (A1= A0+1=65) йти до A0
A0: Y1=1, Y0=1 K2(CS) K3(RD) (D1=60,A1=65) йти до A1
Для початкового загального скиду на входи RESET мікросхем подається короткочасний сигнал низького рівня, тобто логічний „0”. МПА знаходиться у стані А0.
На входи дешифратора D1 подаються сигнали Y1=”0”, Y0=”0”, на виході 0 – “0”, на усіх інших буде високий рівень – “1”. На елементі D4 сформується сигнал К0. На виході регістра 7 – „1”. Сигнал подається на вхід 7 D8 D9 і у лічильник СТ2 записується адреса з шини даних А0=64. На виходах регістра 2-„0”, 5-„0”, МПА переходить у стан А0.
На входи дешифратора D1 подаються сигнали Y1=”1”, Y0=”1”, Q1=“0”, Q0=“0”, на виході дешифратора 3 - „0”, на усіх інших “1”. На виходах регістра 12,15-„1”. Відбувається читання числа D0=50 за адресою А0=64. На виходах регістра 2-„0”, 5-„1”, МПА переходить у стан А1
На входи дешифратора D1 подаються сигнали Y1=”1”, Y0=”1”, Q1=“0”, Q0=“1”, на виході дешифратора 7 - „0”, на усіх інших “1”. На виході регістра 10 – „1”. Сигнал подається на вхід Е+1 лічильника D8 збільшуючи адресу на 1 (А1=65). На виходах регістра 2-„0”, 5-„0”, МПА переходить у стан А0.
На входи дешифратора D1 подаються сигнали Y1=”1”, Y0=”1”, Q1=“0”, Q0=“0”, на виході 3 - „0”, на усіх інших “1”. На виходах регістра 12,15-„1”. Відбувається читання числа D1=60 за адресою А1=65. На виходах регістра 2-„0”, 5-„1”, МПА переходить у стан А1
7. Опрацювання МПА на основі типів КР555РТ17 (постійний запам’ятовуючий пристрій) та КР555ТМ9 (регістр)
7.1 Отримання виразів для функцій збудження D0, D1 та функцій виходів К0, К1, К2,К3 в цифровій формі
D1=v(3,4,6,8,7,13)
K0=v(5,7,14)
K1=v(0,1,6,10,13)
K2=v(2,3,4,8,9,11,12,15)
K3=v(3,11,12)
7.2 Таблиця істинності ПЗП
A
Q1
Q0
Y1
Y0
K3
K2
K1
K0
D1
D0
B
0
0
0
0
0
0
0
1
0
0
0
8
1
0
0
0
1
0
0
1
0
0
0
8
2
0
0
1
0
0
1
0
0
0
1
17
3
0
0
1
1
1
1
0
0
1
1
51
4
0
1
0
0
0
1
0
0
1
0
18
5
0
1
0
1
0
0
0
1
0
0
4
6
0
1
1
0
0
0
1
0
1
1
11
7
0
1
1
1
0
0
0
1
0
1
5
8
1
0
0
0
0
1
0
0
1
0
18
9
1
0
0
1
0
1
0
0
1
1
19
10
1
0
1
0
0
0
1
0
0
0
8
11
1
0
1
1
1
1
0
0
0
1
49
12
1
1
0
0
1
1
0
0
0
1
49
13
1
1
0
1
0
0
1
0
1
1
11
14
1
1
1
0
0
0
0
1
0
1
5
15
1
1
1
1
0
1
0
0
0
0
16
8
4
2
1
32
16
8
4
2
1
7.3 Схема МПА побудованого на основі ПЗП
Рисунок 10 – Схема МПА, побудованого на основі ПЗП
8. Список використаної літератури
1. Цифровые и аналоговые интегральные микросхемы: Справочник. / Под ред.С.В.Якубовского. - М.: Радио и связь, 1990.
Цифровые интегральные схемы: Справочник. / Под ред. П.П.Мальцева.- М.: Радиои связь, 1994.
Шило В.Л. Популярные цифровые микросхемы: Справочник. - М.: Радио и связь, 1987.
Угрюмов Е. П. Цифровая схемотехника. СПБ.:БХВ-Санкт – Петербург, 2000.
Полупроводниковыэ БИС ЗУ: Справочник/ под ред. Гордонова А. Ю. – М.: Радио и связь, 1987.
18.11.2012 18:11-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора