Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
РОЗРАХУНОК І ПОБУДОВА БЛОКУ ПАМ’ЯТІ
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2010
Тип роботи:
Розрахункова робота
Предмет:
Архітектура комп'ютерів
Група:
КН
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Національний університет “Львівська політехніка”
Кафедра ICM
Графічно-розрахункова робота
На тему:
РОЗРАХУНОК І ПОБУДОВА БЛОКУ ПАМ’ЯТІ
з курсу “Архітектура Комп’ютера”
Завдання на розрахункову роботу
Тема роботи: “Розрахунок і побудова блоку пам’яті”.
Завдання: Синтезувати статичне ОЗП об’ємом 8 КБ, використовуючи мікросхему з організацією 4096 x 1.
Постановка задачі: Розробити блок пам’яті заданого об’єму ( М= 8КБ x 8 ) на основі мікросхеми пам’яті з організацією ( 4096х1 ), вибравти тип мікросхеми пам’яті (статичне ОЗП) , виділити область адресного простору, синтезувавти дешифратор адрес і побудувати принципову електричну схему.
Зміст
Вступ ст.3
1.Вибір і обгрунтування типу мікросхеми пам’яті ст.5
2.Виділення адресного простору для блоку пам’яті ст.7
3.Опис визначення кількості мікросхем пам’яті в блоці ст.8
4.Синтез схеми дешифратора адрес для блоку пам’яті ст.8
Аналіз результатів та висновки ст.10
Cписок використаної літератури ст.11
Додаток
Вступ
Важливим і необхідним компонентом в складі архітектури комп’ютера – є пам’ять від якої залежить продуктивність комп’ютера. Система пам'яті є функціональною частиною обчислювальної системи, призначеною для запису, зберігання та видачі інформації.
Існує багато класифікуючих ознак для запам’ятовуючих пристроїв (ЗП) :
- за фізичною природою середовища, яке використовується для зберігання інформації: електронні, на пристроях із зарядовим зв'язком (ПЗЗ), магнітні, на циліндричних магнітних доменах, ультразвукові лінії затримки (магніто-стрикційні, кварцові, зі спеціальних сплавів скла), кріогенні, голографічні;
- за функціональною ознакою ЗП поділяють на: ОЗП (оперативний запам’ятовуючий пристрій), ПЗП (постійний запам’ятовуючий пристрій). Оперативна пам’ять ОЗП (RAM, Random Access Memory, пам’ять з довільним доступом) та постійна пам’ять ПЗП (ROM, Read Only Memory, пам’ять тільки для читання). Інформація заноситься у ПЗП під час виготовлення або на етапі його програмування у спеціальному пристрої – програматорі. ПЗП працює в режимах зберігання та зчитування і використовується для зберігання таблиць, констант, кодів команд програм, стандартних підпрограм, наприклад, підпрограм ВIOS, РОS. На відміну від ROM, RAM – енергозалежний пристрій, його інформація при відключенні напруги живлення стирається;
- за способом звертання ЗП поділяють на адресні з довільним і послідовним доступом, а також асоціативні – звертання до комірок пам’яті виконується на основі логічного змісту;
- за технологічним виконанням ЗП поділяють на напівпровідникові (n-МДН, КМДН, ТТЛШ, І2Л та флеш інші інтегральні технології), магнітні, оптичні.
- за способом зберігання інформації ЗП бувають статичні та динамічні (dynamic) ОЗП. Статичний тип пам’яті містить комірки, фізичний вихідний стан яких під час звертання не руйнується. Динамічний тип пам’яті будується на конденсаторних запам’ятовувачах, які вимагають періодичної регенерації за допомогою спеціальних схем. Статичний тип пам’яті більш швидкодіючий, значно важче організувати і виготовити значні об’єми і, відповідно, набагато більшої вартості в порівнянні з динамічними ОЗП.
- за швидкістю обміну інформацією з коп’ютерною системою розрізняють такі типи пам'яті: регістрова пам'ять процесора, внутрішня кеш-пам'ять, зовнішня кеш-пам'ять, оперативна пам'ять, постійна пам'ять, зовнішня пам'ять.
Надоперативний ЗП або регістрова пам'ять мікропроцесора являє собою сукупність регістрів загального призначення. Звернення до НОЗП не потребує від мікропроцесора виставлення адреси на шину АВ під час зчитування/запису інформації, тому операції з НОЗП є найбільш швидкодіючими. Час вибірки НОЗП-5-7 нc. Загальна кількість 8- або 16-розрядних регістрів у мікропроцесорі зазвичай становить від 16 до 64.
Внутрішня кеш-пам'ять - це оперативна пам'ять статичного типу ємністю 1-16 кбайт, яку вбудовано безпосередньо у мікропроцесор. Внутрішня кеш-пам'ять працює на тактовій частоті процесора. У моделях i386, і486 кеш-пам'ять спільна для даних і команд. У Реntіum кеш-пам'ять використовується окремо для команд і даних.
Зовнішня кеш-пам'ять так само, як і внутрішня, являє собою пам'ять статичного типу, однак має значно більшу ємність. Вона встановлюється на системній платі і працює на частоті шини. Зовнішню кеш-пам'ять призначено для зменшення кількості звернень до інших менш швидкодіючих пристроїв пам'яті. Ємність зовнішньої кеш-пам'яті в сучасних ПЕОМ становить зазвичай 64 кбайт - 1 Мбайт і має тенденцію до збільшення.
Оперативний ЗП. В самих перших коп’ютерних системах в якості оперативної пам’яті використовувалась динамічна пам’ять DRAM (Dynamic RAM). Тому значні кошти компаніями вкладались на покращання ідеології побудови мікросхем пам’яті динамічного типу. Розроблялись нові типи архітектур, де в кожній новій архітектурі застосовувалась нова схема работи з пам’ятю, що приводило до зменшення затримок в процесі доступу і планомірного збільшення тактової частоти роботи пам’яті. Першою модифікацією DRAM була пам’ять, що працювала в так званому швидкому сторінковому режимі - FPM DRAM (Fast Page Mode DRAM). Пакетний (burst) режим доступу в FPM DRAM ще один підхід для підвищення швидкості доступу до сторінкової послідовної пам’яті. Далі в PC почали застосовувати тип оперативної пам’яті - EDO DRAM (Extended Data Out), який ще називали Hyper Page Mode. Починаючи з 1997 року на зміну пам’яті типу FPM і EDO приходить новий тип оперативної пам’яті: SDRAM (Synchronous DRAM) - синхронна динамічна оперативна пам’ять з довільним доступом. Далі в якості сучасної оперативної пам’яті комп’ютера впроваджуються параллельно дві технології - DDR SDRAM (Double Data Rate SDRAM) і DR DRAM (Direct Rambus DRAM). Подальший розвиток отримало друге покоління DDR SDRAM - DDR II. Дані чіпи пам’яті працюють при напрузі: 1.8В, об’єм не менше 512Мбіт, тип корпусу – 200,220, 240 – контактні FBGA, частоти 400МГц, 533МГц, 667МГц, 800МГц, 1000МГц.
Отже, в результаті вдосконалення типів архітектур динамічної пам’яті DRAM (FPM, EDO, SDRAM, DDR SDRAM etc) створено чіпи, які конструктивно реалізовані для коп’ютерних систем як модулі RAM памяті стандартів SIMM30, SIMM72, DIMM168.
1.Вибір і обгрунтування типу мікросхеми пам’яті
У відповідності до індивідуального завдання потрібно синтезувати ОЗП об’ємом 8Кб, використовуючи мікросхеми пам’яті з організацією 4096x1. Для виконання цього завдання я вибираю мікросхему К500РУ470 , яка має такі характеристики:
Тип ОЗП статична
Інформаційна ємність 4096 біт
Організація 4096 слів x 1 розряд
Час вибірки адреси не більше 35 нс
Час вибірки сигналу RD не більше 20 нс
Час вибірки сигналу WR
Час встановлення сигналу WR відносно адреси не менше 10 нс
Час встановлення сигналу WR відносно сигналу CS не менше 5 нс
Час встановлення сигналу WR відносно вхідних даних не менше 5 нс
Час заборони вхідних даних після сигналу CS не більше 25 нс
Час збереження вхідних даних після сигналу WR не менше 5 нс
Час збереження адреси після сигналу WR не менше 5 нс
Час збереження сигналу CS після сигналу WR не менше 5 нс
Тривалість сигналу WR не менше 25 нс
Напруга живлення Ucc 5,46В-4,94 В
Струм споживання Ісс не менше 210 мА
Діапазон темпаратур -10…+70 С
Схема 1. Позначення мікросхеми пам’яті К500РУ470
на схемах електричних принципових.
Виводи
Призначення
Позначення
2..8
10..14
17
1
16
15
9
18
Адресні входи
Вхід даних прямий
Вихід даних прямий
Вибір мікросхеми
Сигнал запису-зчитування
Напруга Ucc
Загальний
A0…А5,
A6… А11
DІ
DO
CS
WR/RD
Ucc
0 B
Таблиця 1 . Призначення виводів мікросхеми К500РУ470
CS
WR/RD
A0… А11
DІ
DO
Режим роботи
1
Х
Х
Х
0
Зберігання
0
0
А
0
0
Запис 0
0
0
А
1
0
Запис 1
0
1
А
А
Дані в прямому коді
Зчитування
Таблиця 2. Таблиця істинності мікросхеми К500РУ470.
2.Виділення адресного простору для блоку пам’яті
Потрібно синтезувати статичне ОЗП об’ємом 8КБ пам’яті. Схема має організацію 4096х1, тому адресний простір буде поділений на два рівних блоки. Так як мікросхема має 12 адресних входів, за вибір мікросхеми будуть відповідати 4 біти, тобто А16, А15, А14, А13. Початкову адресу для адресного простору я обираю довільну – 2000h.
Схема 2. Виділення простору адрес для блоку пам’яті об’ємом 8КБ.
16 1
2000h 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 An1 - початкова адреса CS1;
2FFFh 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 Ak1 - кінцева адреса CS1;
3000h 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 An2 - початкова адреса CS2;
3FFFh 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Ak2 - кінцева адреса CS2;
вибір адресні
мікросхе входи
ми
3.Опис визначення кількості мікросхем пам’яті в блоці
Для того, щоб синтезувати статичне ОЗП об’ємом 8192 байти(8192х8 бітів) на основі мікросхеми з організацією 4096х1 необхідно збільшити об’єм та розрядність блоку пам’яті. Необхідно послідовно-паралельно(змішано) під’єднати 16 мікросхем з організацією 4096х1. Обчислити кількість потрібних мікросхем та що потрібно нарощувати (чи пам’ять чи об’єм або і пам’ять і об’єм) можна за допомогою наступного виразу:
M = K*L; M = N/Ni*n/ni;
K = N/Ni ; L = n/ni
N = 8; n = 8;
Ni = 4; ni = 1;
K = 8/4 = 2; (якщо К >1 то нарощуєм по об’єму)
L = 8/1 = 8; (якщо L >1 то нарощуєм по розрядності)
M = 8*2 = 16;
4. Синтез схеми дешифратора адрес для блоку пам’яті
Для адресного розподілу окремих мікросхем використовуються адресні дешифратори (АДш), число виходів яких рівне L числу мікросхем, а число входів визначається за заданим об’ємом та виділеним простором адрес для блоку пам’яті. Щоб вибрати відповідну мікросхему пам’яті, потрібно на її вхід CS подати сигнал низького рівня. Так як мені потрібно, одночасно збільшити розрядність і об’єм блоку пам’яті, то для мікросхем одного ряду буде спільний CS1, а для іншого ряду буде спільним наступний CS2.
Таблиця адрес пам’яті:
2000h 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 An1 - початкова адреса CS1;
2FFFh 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 Ak1 - кінцева адреса CS1;
3000h 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 An2 - початкова адреса CS2;
3FFFh 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Ak2 - кінцева адреса CS2;
Логічниий вираз записуємо у вигляді:
Комбінаційна схема адресного дешифратора:
Схема 3. Комбінаційна схема адресного дешифратора.
Аналіз результатів та висновки
Під час даної графічно-розрахункової роботи я навчився будувати блок пам’яті з заданим об’ємом на основі мікросхеми з заданою реалізацією, також я отримав практичні навички виділення адресного простору, побудови дешифратора адрес, відповідно до його логічного виразу і синтезу схеми електричної принципової блоку пам’яті.
Cписок використаної літератури
1. Баранов В.В. и др. Полупроводниковые БИС запоминающих устройств. -М.: Радио и связь, 1987.
2.Федорков Б.Г. Микросхемы ЦАП и АЦП - функционирование, параметры,
применение,1990.
3. РОЗРАХУНОК І ПОБУДОВА БЛОКУ ПАМ’ЯТІ : Методичні вказівки до графічно-розрахункової роботи з дисципліни “Архітектура комп’ютерів” для студентів базового напрямку 6.08.04 “Комп’ютерні науки”/ Укл. Панчак Р.Т., Процько І.О., Теслюк В.М., НУ “Львівська політехніка”, 2008.
25.11.2012 22:11-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора