Дослідження шифраторів, дешифраторів, мультиплексорів та демультиплексорів. Лабораторна робота з Комп’ютерна схемотехніка. Робота № 518072

Перехід до торгівельного партнера Binance

Дослідження шифраторів, дешифраторів, мультиплексорів та демультиплексорів

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Не вказано

Факультет:

Не вказано

Кафедра:

Не вказано

Інформація про роботу

Рік:

2011

Тип роботи:

Лабораторна робота

Предмет:

Комп’ютерна схемотехніка

Група:

КН-21

Завантажити

Частина тексту файла (без зображень, графіків і формул):

МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ Національний університет “Львівська політехніка” Кафедра АСУ Лабораторна робота № 3 «Дослідження шифраторів, дешифраторів, мультиплексорів та демультиплексорів» з дисципліни “Комп’ютерна схемотехніка” Львів – 2011 Мета роботи Вивчення припиниш побудови і функціонування дешифраторів, шифраторів виконаних на інтегральних елементах. Вивчення основних принципів побудови та функціонування мультиплексорів та демультиплексорів. Шифратори Шифратор є окремим випадком перетворювача кодів. Це пристрій, що забезпечує видачу певного коду у відповідь на збудження одного із входів. Шифратори широко використовуються для перетворення десяткових цифр і буквенних символів у двійковий код при вводі інформації в комп’ютер і інші цифрові пристрої. Розглянемо шифратор для перетворення десяткових цифр в код “8421*”. В основу розробки шифратора покладена таблиця відповідних кодів (табл.1). На один із входів шифратора, що відповідає вибраній цифри, подається “1”(“0”), на решту ( “0”(“1”). На виході дешифра утворюється чотирьохрозрядний двійковий код вибраної цифри. Деяку складність викликає той факт, що і при відсутності вхідного сигналу і при його наявності, коли на вході шифратора символ нуля, на виході шифратора буде комбінація нуля (0000). УГП шифратора (десяткова цифра - код “8421”) представлено на рис.1. Рівняння складаються для кожного розряда коду.Це логічна сума тих символів, які викликають появу у цьому розряді “1”.Можна, звичайно, складати рівняння і для доповнення даного роззряду.У такому разі це буде сума тих символів, які викликають появу у відповідному розряді “0”. Так, наприклад, у третьому розряді коду “8421” одиниця появляється двічі: при появі на вході шифратора сигналу “8” або “9”.Саме ці сигнали входять у склад вище зазначеної логічної суми (1) і, як це видно зі схеми (рис.2), саме вони подаються на входи логічної схеми АБО-2, виходом якої і є третій розряд коду “8421”( Х3.Сигнал символу “0” не подається на жодну із кодових розрядних схем АБО, тому що не викликає ні в одному із розрядів “1”.На основі аналогічних міркувань складають рівняння і для решти виходів шифратора. Нижче представлена система рівнянь для шифратора “десяткова цифра – код “N+3” (2), а також УГП (рис.3) та функціональна схема (рис.4), розроблені у відповідністю з вище викладеною методикою. Опис мікросхеми КМ555ИВ1 Досліджувана мікросхема КМ555ИВ1 (рис.5) приорітетний шифратор, який приймає напругу низького рівня на один з восьми паралельних адресних входів I1-І8. На виходах А0-А8 появляється двійковий код, пропорційний номеру входу, який є активним. Приорітет в тому випадку, якщо декілька входів отримали активні рівні, буде маги старший серед них по номеру. Вищий приорітет у мікросхеми КМ555ИВ1 має вхід 18. Мікросхема має також дев'ятий вхід - вхід дозволу Е1. Він дозволяє зробити всі входи неактивними по відношенню до сигнальних рівнів. Для цього на вхід ЕХ слід подати сигнал високого рівня. Мікросхема має також два додаткових виходи GS (груповий сигнал) EQ (дозвіл по виходу). Активний низький рівень на виході GS Відображує функцію : GS=Е1&(хоча б один вхід I1-I8 є активний) Активний низький рівень на виході EQ відображує функцію EQ=E1&(ніодин вхід 11-18 не е активний) Використовуючи сумісно описані вище входи і виходи нарощення мікросхеми можна будувати багаторозрядні шифратори. Рис.5 Умовне графічне зображення мікросхеми КМ555ИВ1 Дешифратори Дешифратор це комбінаційна схема, яка має m і N двійкових входів виходів відповідно, зв’язок між ними такий N ( 2m; на одному з виходів(назвемо його вибраним виходом) є сигнал “1”(“0”), на решту ( “0”(“1”); вибраний вихід відповідає комбінації діючого двійкового вхідного сигналу.Дешифратор, що відповідає значенням вихідного сигналу, що подані в дужках, назвемо інверсним дешифратором. Дешифратори сучасних комп’ютерів ( це інтегральні схеми, виконані на транзисторах.Вони бувають, в основному, лінійними, квадратичними та пірамідальними. Лінійні дешифратори На рис.1а представлено умовне графічне позначення (УГП) дешифратора, а на рис.1b ( структурна схема лінійного дешифратора.Це N схем І-m.Ящо інвертувати вихідні сигнали дешифратора, то отриману при цьому схему, очевидно, слід назвати інверсним дешифратором (рис.2). Важливими характеристиками дешифратора є час затримки вхідного сигналу tз та його складність С.Час затримки вхідного сигналу для лінійного дешифратора визначається його затримкою в одній одноступінчатій схемі І або І-НЕ.Тому приймемо, що (1) Складність дешифратора визначимо, виходячи зі складності схеми І-n, яку приймемо рівною n одиницям.У такому разі складність лінійного дешифратора можна оцінити за наступною формулою: (2) m-кількість двійкових входів дешифратора. На рис.2 зображений інверсний лінійний дешифратор.Він має такі ж основні характеристики, як і звичайний дешифратор. Квадратичний дешифратор На виходи двох дешифраторів з m входами і 2m виходами кожен першої ступіньки приєднано 22m логічних схем І-2, що і є виходами квадратичного дешифратора, тобто його другою ступінь кою (рис.3).Враховуючи вище викладену оцінку складності лінійного дешифратора і дотримуючись тих же висхідних засад, не важко визначити вираз для оцінки складності квадратичного дешифратора, Щоб було зручно порівнювати складності різних типів дешифраторів формулу(3) трансформовано для випадку, коли загальна кільлькість входів квадратичного дешифратора дорівнює m (4), Якщо врахувати затримку сигналу у лінійному дешифраторі і подвійну кількість ступіньок порівняно з ним квадратичного дешифратора, то не важко зрозуміти, що затримка сигналу в часі в квадратичному дешифраторі буде у два рази більшою полрівняно з затримкою у лінійному дешифраторі, Слід відмітити, що в якості дешифраторів першої ступіньки можуть використовуватись два дешифратори з різною кількістю входів, наприклад, m і n.В такому разі кількість виходів квадратичного дешифратора буде дорівнювати Крім того, якщо у другій ступіньці квадратичного дешифратора використати логічні схеми І-НЕ, то такий дешифратор, очевидно, стане інверсним. Пірамідальні дешифратори Пірамідальний дешифратор має стільки ступіньок, скільки двійкових розрядів у парафазному коді подано на його вхід, крім того, на окремий вхід пірамідального дешифратора подається сигнал типу дозволяючого, який може бути імпульсним, і тоді вихід дешифратора також імпульсний, або також потенціальним як і парафазний код. Час затримки сигналу в пірамідальному дешифраторі визначається кількістю розрядів вхідного числа і дорівнює Організація пірамідального дешифратора і його функціонування ясні з його функціональної схеми, представленої на рис.4.Його складність може бути визначена, як сума членів геометричної прогресії: Для порівняння складностей розглянутих типів дешифраторів складемо таблицю(табл.1). Враховуючи швидкодію та складність кожного з типів дешифраторів, представляється можливість оптимального вибору. Опис мікросхеми К155ИД4 Досліджувана мікросхема К155ИД4 - два дешифраториякі приймаютьдвохрозрядний код адресу А1,А0(рис.3).Дешифратор DCА має два входи дозволу прямий Еа таінверсний Еа, а дешифратор DCВ тільки інверсні входи дозволу дешифрацііЕь. Якщо входи дозволу активні (для DCA Еа - висока напруга, Еа - низька напруга; для DCB EB1,EB2 - низька напруга), дешифратори DСA і DCB перетворюють двохрозрядний двійковий код, що поступає на входи AO A1в напругу низького логічного рівня, яка проявляється на відповідному виході Y DCAі DCB Рис.З Графічне позначення дешифратора К155ИД4 Входи дозволу можна незалежно використовувати для стробування виходів Y: якщо на вхід Еа подати напругу низького рівня, або на входиЕа, ЕЬ1, Еь2 подати напругу високого рівня, логічний рівень на виходах Y стане високим незалежно від сигнальних та адресних виходів. Схема дослідження шифратора Схема дослідження дешифратора Мультиплексори Мультиплексом – цифровий багатопозиційний перемикач, по-іншому комутатор. Принцип роботи та методи синтезу мультиплексорів розглянуто в [2,5]. Мультиплексом є аналогом електромеханічного перемикача з багатьох напрямків в один. Мультиплекс ори широко застосовуються в різних галузях цифрової техніки, де під терміном «мультиплексування» розуміють використання однієї і тієї ж шини в різні проміжки часу для передачі по ній різної цифрової інформації. У мультиплексора може бути, наприклад 16 входів і 1 вихід. Це означає що коли до 16-ти входів приєднати 16 джерел цифрових сигналів - генераторів послідовних цифрових слів, то байти від любого з генераторів можна передавати в єдиний вихідний провід. Для цього потрібний нам вихід треба вибрати подавши на чотири входи селекції двійковий код адреси. Так, для передачі на вихід даних від каналу номер 11 потрібно встановити код адреси 1011. Мультиплексори мають можливість вибрати, селектувати певний канал. Тому їх іноді називають селекторами. Мультиплексори відрізняються по числу, по способах адресації, наявністю входів дозволу та інверсних виходів. Опис мікросхеми К555КП2 Досліджувана мікросхема К555КП2 - два чотирьох входових мультиплексори, що мають спільні входи вибору SO і Si. У мультиплексорів MSA і MSB є свої власні входи дозволу Еа і ЕЬ (активний рівень низький). Від виходу кожного мультиплексора одержуємо код в неінверсійній формі. Входи дозволу можна незалежно використовувати для стробування виходів Y: якщо на вхід Е подати напругу високого рівня, логічний рівень на виходах Y стане низьким незалежно від сигнальних і адресних входів. Якщо вхід Е активний (присутня напруга низького рівня), на виході Y відображається той рівень, котрий присутній на вибраному вході І1єІ4. Еквівалент схеми КП2 – чотирьохпозиційний перемикач на 2 напрямки, що керується по двох входах вибору. Для такого перемикача - мультиплексора виконується логічне рівняння : Y=E(І1S1S0 + I2S1S0 + I3S1S0 + І4S1S0) Графічне позначення мікросхеми K555KП2 приведено на даному рисунку Правила роботи мультиплексора К555КП2 ВХІД СТРОБУC1 (C2) ВХОДИ УПРАВЛІННЯ ВИХОДИ V2 V1 FA FB 0 0 0 A1 B1 0 0 1 A2 B2 0 1 0 A3 B3 0 1 1 A4 B4 1 X X 0 0 Примітка: X - довільний стан або 0, або 1. Демультиплексор Демультиплексор 1-4 на базі дешифратора D1 та логічних елементів 2І D2…D5 (без входу дозволу); a - схема; б - умовне позначення Демультиплексор відноситься до пристроїв комутування цифрової інформації. Він здійснює комутацію одного інформаційного входу до одного з декількох виходів, адреса якого задана. Демультиплексор має один інформаційний вхід, декілька виходів та адресні входи. Таким чином, на приймальному кінці мультиплексованої магістралі потрібно виконати зворотню операцію - демультиплексування. Демультиплексор можна реалізувати на дешифраторі з n-входами, в якому вхід дозволу E використовується як інформаційний. Якщо для побудови схеми демультиплексора використати дешифратор без входу дозволу E, то необхідно мати m двовхідних логічних елементів 2І. Входи дешифратора a1, а2 є адресними. Тому в залежності від адресного числа лише на одному з виходів дешифратора з'являється логічна одиниця, яка дає дозвіл до спрацювання лише одного з чотирьох кон'юкторів D2…D5. На другі входи кожного кон'юктора надходить шина сигналу x. Вхідна інформація відтворюється на виході одного з чотирьох логічних елементів D2…D5, який одержав дозвіл по другому адресному входу. Можна виконати синхронний демультиплексор, якщо використовувати три-входові логічні елементи 3І і на третій вхід подати синхросигнал або сигнал дозволу від зовнішнього джерела. Функціонування демультиплексора 1-4 відбивається таблицею істинності. АДРЕСНІ ВХОДИ ВИХОДИ а1 а2 y0 y1 y2 y3 0 1 0 1 0 0 1 1 x 0 0 0 0 x 0 0 0 0 x 0 0 0 0 x Схема дослідження і результат виконання роботи Висновок На цій лабораторній роботі я ознайомився з основними принципами побудови та функціонування мультиплексорів та демультиплексорів. Під час виконання лабораторної роботи ознайомився з принципами побудови і функціонування дешифраторів, шифраторів виконаних на інтегральних елементах.

Лабораторна робота Комп’ютерна схемотехніка

rew1rew

29.11.2012 17:11-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись