Реалізація ОЗП для мікропроцесорної системи. Розрахунково - графічна робота з Архітектура комп'ютерів. Робота № 519787

Перехід до торгівельного партнера Binance

Реалізація ОЗП для мікропроцесорної системи

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Не вказано

Факультет:

КН

Кафедра:

Кафедра САПР

Інформація про роботу

Рік:

2007

Тип роботи:

Розрахунково - графічна робота

Предмет:

Архітектура комп'ютерів

Завантажити

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти і науки України Національний університет “Львівська політехніка” Кафедра САПР Розрахунково - графічна робота з курсу:”Архітектури комп’ютерів” на тему:” Реалізація ОЗП для мікропроцесорної системи” Завдання: Розробити компоненти технічного забезпечення оперативного запам’ятовуючого пристрою (ОЗП) для мікропроцесорного пристрою на базі МП КР580ВМ80. Об’єм пам’яті 8K, використати мікросхему з організацією 4096 х 1 (статична, ОЗП). Виконання роботи Для реалізації блоку ОЗП використана мікросхема КМ 132 РУ 5А. Технологія n МОП Час вибірки 75нс Організація 4K(1 Напруга живлення 5В ± 10% Струм споживання 160 мА Корпус 2104.18-1 /RD A0 … A13 D0 / DI Дія 1 × × ROFF — 0 0 А 0 Запис 0 0 0 А 1 Запис 1 0 1 А Дані в прямому коді Зчитування Необхідна кількість мікросхем = 16. Це означає що адресацію буде збільшено у 2 рази, а розрядність буде збільшено у 8 разів. Буде реалізовано два блоки пам’яті по 4К х 8. Адресуватися будуть 4096 комірок, плюс один біт необхідний для переключення між двома блоками. Для адресації 4096 комірок необхідно 12 бітів адресного простору А0 – А11, для переключення між блоками буде використано біт А12, коли він рівний 0 буде адресуватися 1 блок, а коли 1 – то другий. Біти А13, А14 і А15 підуть на дешифратор, тобто коли адресується пам’ять на них повинен бути 0. Адресні біти 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Початкова адреса 1 блоку 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Кінцева адреса 1 блоку 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 Початкова адреса 2 блоку 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 Кінцева адреса 2 блоку 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 В дешифраторі використовуються логічна мікросхема 5411DM в якій реалізовано 3 елементи 3-“або” . Технологія ТТЛ Час затримки при вкюченні 25нс Час затримки при викюченні 40нс Напруга живлення 5В ± 10% Струм споживання <24 мА Корпус DIP14 Також використана мікросхема К155ЛН1, в одному корпусі якої реалізовно 6 інверторів. Технологія ТТЛ Час затримки при вкюченні 15нс Час затримки при викюченні 22нс Напруга живлення 5В ± 10% Струм споживання <33 мА Корпус DIP14 Висновок: в даній роботі реалізовано блок оперативного запам’ятовуючого пристрою об’ємом 4К на базі мікросхем КМ 132 РУ 5А для мікропроцесорного пристрою на базі МП КР 580 ВМ80.

Розрахунково - графічна робота Архітектура комп'ютерів

08.02.2013 00:02-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись