Міністерство освіти і науки України
Національний університет „Львівська політехніка”
Кафедра „ САПР „
Р О З Р А Х У Н К О В А Р О Б О Т А
з дисципліни „Архітектура комп’ютерів”
на тему:
„Розробка блоку ОЗП або ПЗП для мікропроцесорної системи„
З а в д а н н я
на графічно-розрахункову роботу з дисципліни
„Архітектура комп’ютерів”
на тему: „Розробка блоку ОЗП або ПЗП
для мікропроцесорної системи”
студенту групи КН-
Завдання: розробити блок програмованої постійно запам’ятовуючої пам’яті заданого об’єму (1К = 1024 х 8) на основі мікросхеми пам’яті з організацією (256 х 4), вибравши тип мікросхеми пам’яті та задавши область адресного простору.
ЗМІСТ
Завдання для роботи
............................................................................................
2
Вступ
.......................................................................................................................
4
1. Вибір і обґрунтування типу мікросхеми пам’яті
.........................................
5
2. Виділення адресного простору для блоку пам’яті
.........................................
6
3. Опис визначення кількості мікросхем пам’яті в блоці
.................................
7
4. Синтез схеми адресного дешифратора для блоку пам’яті
..........................
8
Аналіз результатів та висновків
.......................................................................
9
Список використаної літератури
.......................................................................
10
Додаток
.................................................................................................................
11
ВСТУП
У цифровій апаратурі, а перш за все в мікро ЕОМ, мікропроцесорних системах, запам’ятовувальні пристрої (ЗП) займають важливе місце. Їх прийнято поділяти на зовнішні та внутрішні.
Для зовнішніх ЗП характерні: тривале зберігання інформації за практично необмеженого обсягу та відсутності живлення. Реалізуються вони в основному на магнітних, та оптичних носіях інформації.
Внутрішні ЗП завжди конструктивно об’єднані з електронними блоками апаратури. До недавнього часу вони виконувалися на феритових осердях з прямокутною петлею гістерезису, а останнім часом – на основі напівпровідникових інтегральних схем.
Внутрішні ЗП можна поділити на дві групи.
ЗП першої групи призначені в основному для зберігання проміжних даних в процесі виконання арифметичних та логічних операцій. Це так звані оперативні запам’ятовувальні пристрої (ОЗП).
ОЗП характеризуються можливістю швидкого вводу–виводу (запису, читання) інформації, при чому для запису та читання доступною є будь-яка комірка ОЗП. Тому їх часто називають пам’яттю з довільним вибиранням (англійською – RAM – Random Access Memory).
ЗП другої групи призначені для зберігання стандартних програм, необхідних для вирішення типових задач, або керуючих програм, що задають послідовність виконання дій у цифровому пристрої. Це так звані постійні запам’ятовувальні пристрої (ПЗП).
ПЗП на відміну від ОЗП використовуються тільки для читання записаної в них інформації. Запис в ПЗП здійснюється один раз. Використовуються ще так звані перепрограмовані пристрої (ППЗП). В них запис інформації може робитися кілька разів, але дуже рідко. Клас ПЗП ще називають пам’яттю тільки для читання (англійською – ROM – Read Only Memory).
Вибір і обґрунтування типу мікросхеми пам’яті
Напівпровідниковий запам’ятовуючий пристрої є одним з основних типів запам’ятовуючих пристроїв ЕОМ і пристроїв автоматики.
За останні роки розроблені типи напівпровідникових ЗП з підвищеною ємністю і швидкодією. Завдяки своїй технологічності, надійності та малим габаритам напівпровідникові ЗП застосовуються практично повсюди за винятком спеціальних сфер.
Основними характеристиками мікросхем пам’яті є організація пам’яті, швидкодія, потужність споживання, режим роботи. Бувають статичні та динамічні ПЗП, що виготовляються за різними технологіями. Кожен тип ПЗП має свої переваги та недоліки. Тому при організації пам’яті необхідно враховувати зовнішні фактори такі як: питома вартість одного біта, питома потужність споживання, необхідна швидкодія, та об’єм пам’яті.
На завдання до графічної розрахункової роботи мені було дано завдання організувати постійно запам’ятовуючий пристрій (ПЗП) з організацією: 1К=256 х 4.
Тому я вибрав мікросхему КР541РУ2А. Даний тип ОЗП виготовлений по ІІЛ технології і є статичним, але час звернення до пам’яті є дуже малим: 120 нс.
Схема 1. Функціональна схема
Виводи
Призначення
Позначення
0-7, 15-17
Адресні входи
А0 – А9
11-14
Входи/виходи даних
DIO0 – DIO3
8
Вибір мікросхеми
10
Сигнал читання/запис
18
Напруга живлення
Ucc
9
0В (Земля)
0B
Таблиця 1.Призначення виводів мікросхеми КР556РТ4А
Схема 2. Монтажна схема ОЗП Таблиця 2. Таблиця істинності для КР556РТ4А
А0 – А9
DIO0 – DIO3
Режим роботи
1
Х
Х
Rff
Збереження
0
0
А
0
Запис 0
0
0
А
1
Запис 1
0
1
А
Вивід даних
Зчитування
Таблиця 3. Допустимі норми використання мікросхеми КР556РТ4А
Параметр
Мінімальне значення
Максимальне значення
Напруга живлення Ucc, В
–
6.0
Коротко часова напруга живлення протягом 10 мс. Ucc, В
–
7.0
Струм навантаження IL lim, мА
–
18.0
Ємність навантаження СL lim, пФ
–
1000
Вхідна напруга UI lim
- 0.5
5.5
Вихідна напруга UO lim
–
Ucc
Граничне значення потенціалу, В
–
100
Часові діаграми мікросхем серії КР556РТ4А
а – режим запису; б – режим зчитування
Виділення адресного простору для блоку пам’яті
В адресний простір МП КР580ВМ80 входить 64К адрес пам’яті (216), що визначається 16 - розрядною адресною шиною. Мікропроцесор КР580ВМ80 може здійснювати синхронний і асинхронний обмін інформацією за даними адресами з пам’яттю (ПЗП, ОЗП) та зовнішніми пристроями. При обробці інформації МП зчитує коди команд, операнди і записує одержаний вміст в регістри РЗК або виконує обмін інформації з пам’яттю та зовнішніми пристроями.
Можливі два підходи до організації звертання до пристроїв обміну інформації. Перший підхід використовує звертання до зовнішніх пристроїв, як до комірок пам’яті. Тобто, адресний простір, що відводиться для цих пристроїв включає 64К адрес. Однак, внаслідок повного вкладення адресного простору пристроїв вводу/виводу в простір адрес пам’яті, останнє пропорційно зменшується з збільшенням числа обслуговування зовнішніх пристроїв вводу/виводу. До переваг даного підходу можна віднести можливість використання різноманітних команд пересилання даних.
Інший підхід використовує роздільне керування пам’яттю і зовнішніми пристроями. Лише тільки дві команди IN і OUT, в цьому випадку, призначені для обміну інформації з зовнішніми пристроями. Так, як для цих команд адрес для зовнішнього пристрою 8-ми розрядний, то МП КР580ВМ80 може звертатись до 256 пристроїв вводу і виводу. При цьому адресний простір пам’яті буде максимальним (64К).
Розподіл простору адрес в МПП:
0000h
ПЗП
0FFFh
8000h
ОЗП
8FFFh
FFFFh
В даному завданні треба розробити ПЗП об’ємом 1К, а так щоб заадресувати такий об’єм пам’яті необхідно 12 ліній шини адрес ( початкова адреса 000h, кінцева адреса FFFh), то мною було прийнято рішення розбити умовно адресний простір для ПЗП та ОЗП так щоб коли на А15 (16-та лінія шини адрес) присутній сигнал низького рівня то звернення відбувалося до ПЗП, а при наявності сигналу високого рівня звертання відбувалося до ОЗП.
Опис визначення кількості мікросхем пам’яті в блоці
Шина даних в МПС 8-розрядна. Задача полягає у синтезі блоку пам'яті 1К(8 на основі схеми 256(4.
,
де К – кількість мікросхем, які необхідно об’єднати паралельно;
n – потрібна розрядність блоку пам’яті;
ni – розрядність однієї мікросхеми.
В моєму випадку n = 8, ni = 4. Отже, К = 2.
,
де L – кількість мікросхем, які необхідно об’єднати послідовно;
N – потрібний об’єм пам’яті;
Ni – об’єм однієї мікросхеми.
В мене N = 1024 біт, Ni = 256 біт. Отже, L = 4.
Так як в моєму варіанті є мішане об’єднання тому:
М=К ( L
В мене К = 2 біт, L = 4 біт. Отже, М = 8
Блок пам’яті ОЗП таким чином складатиметься з восьми мікросхем КР556РТ4А.
Синтез схеми адресного дешифратора для блоку пам’яті
Для того щоб синтезувати адресний дешифратор необхідно виконати такі етапи:
Табличне задання початкової та кінцевої адреси для заданого блоку
Так як мною було здійснено умовний розподіл адресного простору на ОЗП і ПЗП. Тому лінія А15 буде відповідати за розподіл адресного простору.
Таблиця адрес пам’яті:
Початкова адреса:
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
Кінцева адреса:
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
Представлення логічних виразів у СДНФ або СКНФ на основі таблиці
Побудова комбінаційної схеми адресного дешифратора на основі логічного виразу
Аналіз результатів та висновків
Виконавши цю розрахункову графічну роботу я засвоїв основні етапи синтезу блоку пам’яті для пристрою мікропроцесорної обробки аналогової інформації. В результаті мною був синтезований блок пам’яті об’ємом 4К використовуючи мікросхеми з організацією 1К×4 та розроблений дешифратор адрес.
Тепер я вмію синтезувати блоки оперативної пам’яті з різною організацією та розробляти дешифратори адрес для блоків різного об’єму.
Література
Федорков Б. Г., Телец В. А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение. М.: Енергоатомиздат, 1990.
Шило В. Л. Популярные цифровые микросхемы: Справочник. - Ч.: Металлургия 1989. - 352 с.
Интегральные микросхемы и их зарубежные аналоги: Справочник. Том 2./А. В. Нефедов. - М.:ИП РадиоСофт, 1998г. - 640с.:ил.
Отечественные микросхемы и зарубежные аналоги Справочник. Перельман Б.Л.,Шевелев В.И. "НТЦ Микротех", 1998г.,376 с.
Панчак Р.Т., Процько І.О. Розробка блоку ОЗП або ПЗП для мікропроцесорної системи: методичні вказівки до графічно-розрахункової роботи, ЛП, 2005.