МІНІСТЕРСТВО ОСВІТИ ТА НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ ”ЛЬВІВСЬКА ПОЛІТЕХНІКА”
Графічно-розрахункова робота
з курсу “Архітектура комп’ютерів”
на тему:
“РОЗРОБКА БЛОКУ ОЗП або ПЗП для ОБЧИСЛЮВАЛЬНОЇ СИСТЕМИ”
Зміст
Завдання до графічно-розрахункової роботи………..……….…............. 2
Вступ………………….……………………………………..……..……........... 3
Вибір і обгрунтування типу мікросхеми пам’яті……………………......... 4
Виділення адресного простору для блоку пам’яті………………………. 7
Опис визначення кількості мікросхем пам’яті в блоці…………………... 9
Синтез схеми дешифратора адрес для блоку пам’яті…………………. 9
Аналіз результатів та висновки…………………………………….………. 11
Список використаної літератури…….……...……………………….……... 12
Додаток (принципова електрична схема блоку пам’яті)………………… 13
Завдання до графічно-розрахункової роботи
Розробити блок статичного ОЗП для обчислювальної системи об’ємом пам’яті 1 Кбайт використовуючи мікросхеми організації 256х1.
Постановка задачі
Розробити блок пам’яті статичного ОЗП об’ємом 1 Кбайт на основі мікросхем з організацією 256х1, обравши тип мікросхеми пам’яті, область адресного простору, синтезувавши дешифратор адрес та принципову електричну схему.
Вступ
Пристрої зберігання інформації займають значне місце в структурі сучасних цифрових обчислювальних систем. Особливу роль при цьому виконують напівпровідникові запам’ятовуючі пристрої, призначені для побудови внутрішньої пам'яті ЕОМ. До пристроїв даного класу відносяться оперативні запам’ятовуючі пристрої ( ОЗП ), постійні запам’ятовуючі пристрої ( ПЗП ), програмовані постійні запам’ятовуючі пристрої ( ППЗП ), і репрограмовані постійні запам’ятовуючі пристрої ( ПРПЗП).
Напівпровідникові ОЗП забезпечують запис, зберігання і зчитування інформації, що поступає з центрального процесора або пристроїв зовнішньої пам'яті ЕОМ. Вони характеризуються високою швидкодією, проте при відключенні живлення інформація, записана в 0ЗП даних типів, стирається.
П3У призначені для тривалого зберігання інформації багатократного використовування ( константи, таблиці даних, стандартні програми і т.д. ). Запис інформації в ПЗП виробляється в процесі їх виготовлення. ПЗП функціонують тільки в режимі зчитування і зберігає інформацію при відключенні живлення.
У відмінності від ПЗП програмовані ПЗП дозволяють користувачу виробляти одноразовий запис ( програмування ) інформації за кожною адресою. Основним режимом роботи ППЗУ також є режим прочитування інформації.
Досліджувані в справжній роботі РПЗП зберігають інформацію при відключенні джерел живлення, а також допускають можливість її багатократного перезапису електричними сигналами безпосередньо самим користувачем, що має принципове значення при відладці тих або інших систем. На відміну від ОЗП швидкодія цих пристроїв в режимі запису інформації значно нижче, ніж в режимі зчитування інформації. У зв'язку з цим можна вважати, що основним режимом роботи РПЗП є режим зчитування інформації.
1. Вибір і обґрунтування типу мікросхеми пам’яті
Згідно варіанту завдання необхідно обрати мікросхему статичної пам’яті виду ОЗП з організацією 256х1. Під ці характеристики підпадає мікросхема К561РУ2А виготовлена на основі КМОН технології.
Дана мікросхема має наступні характеристики:
Інформаційна ємність - 256 біт
Організація - 256 слів х 1 розряд
Напруга живлення - 6 В ± 12 В
Діапазон температур - (-45)…+850С
Вихід - три стани
Сумісність по виходу і входу - з КМОН-схемами
Тип корпусу - пластмасовий, 2106.16-2
Час вибірки адреси - не більше 970 нс
(Рис. 1) К561РУ2А
Призначення виводів мікросхеми К561РУ2А
Виводи
Назва
Позначення
1, 2, 3, 6, 7,
9, 10, 11
Адресні входи
А0… А7
12
Вхід даних
DI
13
14
Вихід даних
прямий
інверсний
D0
16
Вибір мікросхеми
15
Сигнал запис-зчитування
5
Напруга живлення
Ucc
4
Загальний
0 В
Таблиця істинності мікросхеми К561РУ2А
А0…А
DI
D0
Режими роботи
1
Х
Х
X
Roff
Збереження
0
1
А
0
Roff
Запис 0
0
1
А
1
Roff
Запис 1
0
0
А
X
Данні в прямому коді 13, в інверсному коді 14
Зчитування
Часові діаграми роботи мікросхеми
а – режим запису; б – режим зчитування.
(Рис. 2) а)режим запису б) режим зчитування.
2. Виділення адресного простору для блоку пам’яті
Для адресного простору мікропроцесорної системи КР580ВМ80 організовано 64К адрес пам’яті (216), що визначається 16-ти розрядною шиною адрес.
Мікропроцесор КР580ВМ80 може здійснювати синхронний і асинхронний обмін інформацією за даними адресами з пам’яттю (ПЗП, ОЗП) та зовнішніми пристроями. При обробці інформації МП зчитує коди команд з ПЗП, а дані зчитує чи записує в ОЗП або виконує обмін інформації з пам’яттю та регістрами РЗК.
Згідно завдання мені необхідно виділити адресний простір під сегмент пам’яті об’єктом 1 К. Організація ОЗП відбувається на основі мікросхем організації 256х1, що зумовлює внутрішній поділ адресного простору проектуємого ОЗП на підзони .
Приймемо за початкову адресу нашого ОЗП значення Aп=100Н. В такому випадку кінцева адреса сегменту пам’яті буде мати значення Aк=4FFH. На рис. 3 відображено детальний опис адресації адресного простору проектуємого ОЗП.
(Рис.3) Адресний простір для блоку пам’яті
3. Опис визначення кількості мікросхем пам’яті в блоці
При розробці блоку пам’яті об’ємом 1 Кбайт за допомогою мікросхем організації 256х1 необхідно розрахувати їх кількість.
Пам'ять : 2048 x 8 N=2048 n=8
Мікросхема : 256 х 1 Ni=256 ni=1
Отже, для реалізації заданого блоку пам’яті необхідно використати 32 мікросхем К561РУ2А.
Оскільки ми маємо k>1 та L>1, то це означає, що побудова блоку пам’яті буде виконуватись як по нарощуванню розрядності, так і по нарощенню об’єму.
4. Синтез схеми дешифратора адрес для блоку пам’яті
Для адресного розподілу окремих мікросхем необхідно застосувати адресний дешифратор, число виходів якого рівне L, а число входів визначається за заданим об’ємом та виділеним простором адрес для блоку пам’яті.
Об’єм пам’яті 1K. Організація мікросхеми 256 х 1
1K=1024=400H
Таблиця адрес пам’яті
Ап = 0000 0001 0000 0000 = 0100H
Ак = 0000 0100 1111 1111 = 04FFH
A
Bin
Hex
П1
0000 0001 0000 0000
0100H
K1
0000 0001 1111 1111
01FFH
П2
0000 0010 0000 0000
0200Н
К2
0000 0100 1111 1111
02FFH
П3
0000 0011 0000 0000
0300H
К3
0000 0011 1111 1111
03FFH
П4
0000 0100 0000 0000
0400H
К4
0000 0100 1111 1111
04FFH
Логічна структура дешифратора
(Рис.4) Комбінаційна схема адресного дешифратора
Аналіз результатів та висновки
В даній графічно-розрахункової роботі розроблено принципову електричну схему блоку статичного оперативного запам’ятовуючого пристрою. Організація цього типу мікросхем 256х1. Розроблений пристрій має об’єм пам’яті 1 Кбайт. Пам'ять організована на основі мікросхем КМОН технології серії КМ561РУ2А.
Також розроблено дешифратор, який є селектором певних мікросхем пам’яті згідно вхідної адреси.
Список використаної літератури
Баранов В.В. и др. Полупроводниковые БИС запоминающих устройств. -М.: Радио и связь, 1987.
С.Т. Хвощ, Н.Н. Варлинский, Е.А. Попов, Микропроцессоры и микро-ЄВМ в системах автоматического управления: Справочник.-Л.: Машиностроение, 1987.
Б.А. Калабеков Цифровые устройства и многопроцессорные системы: Учебн.пособие .-М.: Горячая линия-Телеком, 2003.-336с.
Якубовский С.В. Аналоговые и цифровые интегральные схемы. -М.: Радио и связь. 1985.