Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Розробка блоку ОЗП або ПЗП для мікропроцесорної системи
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
КН
Кафедра:
Не вказано
Інформація про роботу
Рік:
2006
Тип роботи:
Розрахункова робота
Предмет:
Комп'ютери та мікропроцесорні системи
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Національний університет “Львівська політехніка”
Кафедра ПЗ
Графічно-розрахункова робота
з дисципліни:“Комп’ютери і мікропроцесорні системи”
на тему:
“Розробка блоку ОЗП або ПЗП для мікропроцесорної системи”
Завдання
Завданням даної графічно-розрахункової роботи є побудова (реалізація) 8-ми розрядного блоку ОЗП заданого розміру із елементів з заданою структурою для мікропроцесора КР580ВМ80А.
Індивідуальне завдання − реалізувати блок ОЗП об’ємом 4К на основі елементів з організацією 2048×8.
Зміст
Завдання до графічно-розрахункової роботи 2
Зміст 3
Вступ 4
1. Вибір і обгрунтування типу мікросхеми пам’яті. 5
2. Виділення адресного простору для блоку пам’яті 8
3. Опис визначення кількості мікросхем пам’яті в блоці 9
4. Синтез схеми адресного дешифратора для блоку пам’яті 11
Аналіз результатів тв висновки 13
Література ........................................................................................................................................14
Додаток 1…………………………………………………………………………………...15
Вступ
Важливою компонентою сучасних PC є запам’ятовуючі пристрої (далі просто ЗП). Їх можна класифікувати за різними ознаками:
− за способом зберігання інформації (статичні, динамічні);
− за організаційним принципом (однорозрядні, багаторозрядні);
− за функціональною ознакою (постійні(ПЗП), оперативні(ОЗП));
− за способом звертання до запам’ятовувачів (адресні, безадресні);
− за технологією виконання (ТТЛ-технологія, МОН-технологія, І2Л-інжекційна логіка).
При проектуванні блоків пам’яті, вибираючи мікросхеми, користувач вибирає їх згідно з найважливішими характеристиками:
− тип ЗП і його структурні особливості;
− загальна ємність ЗП (в бітах, байтах, Кбайтах, Мбайтах, Гбайтах);
− часові параметри (час вибірки, час звертання, цикл пам’яті);
− електричні параметри (споживана потужність, напруга, струм в різних режимах);
− технологія виконання (тип корпуса, число виводів, технологія виготовлення).
В мікросхемах пам’яті використовують 2 типи нагромаджувачів: словарний і матричний. В свою чергу нагромаджувачі матричного типу також мають 2 види згідно з способом читання і запису даних: вхід і вихід даних по різних каналах, мультиплексовані вхід і вихід. Адреса комірки в ОЗП матричного типу формується на підставі коду, який поступає на дешифратор рядка та дешифратор стовпця. Місце на пересіченні адреси рядка і стовпця містить елемент, який адресується. В ОЗП словарного типу адреса безпосередньо вказує на елемент, що адресується.
Вибір і обгрунтування типу мікросхеми пам’яті.
Сьогодні промисловістю виробляється значна номенклатура мікросхем як оперативної, так і постійної пам’яті. В залежності від призначення проектованого МПП слід вибирати різні мікросхеми.
Для правильного вибору мікросхеми пам’яті слід орієнтуватися в їх параметрах.
Основними характеристиками мікросхем пам’яті є організація пам’яті (Ni х ni, де число комірок х розрядість комірки ), швидкодія, потужність споживання, режим роботи.
Організація пам`ті – вказує кількість комірок пам`ті і величину кожної в бітах
швидкодія – швидкість запису/зчитування/доступу
потужність – від потужності залежить кількість виділеного тепла
режим роботи – найчастіше – тип доступу до пам`яті (послідовний, довільний, асоціативний)
ОЗП можна розділити на дві категорії – динамічні та статичні.
Статичні базуються на принципі використання p-n n-p переходу, а динамічні – на паразитній ємності цього переходу.
Переваги динамічного ОЗП - більш висока швидкодія, недоліки – складність організації, потрібі спеціальні схеми поновлення і т.д, важко розробити великі об`єми такої пам`яті, дуже висока ціна
Переваги статичного ОЗП – відсутність сторонніх елементів, простота каскадування. Недоліки - менш низька швидкодія.
В даний час, коли індустрія проектування та виготовлення ІМС досягла значного розвитку, перевага віддається передусім часовим параметрам, тому найчастіше використовуються динамічні ОЗП.
Нижче подані дві таблиці порівняльних характеристик деяких мікросхем ОЗП та ПЗП
Таблиця 1.1
Основні параметри ряду мікросхем для реалізації ОЗП
Мікросхема пам’яті
Технологія виготовлення
Органі-
зація
Час дотупу до комірки пам’яті (нс)
Потужність споживання (мВт)
Напруга живлення (В)
КР132РУ1
n-MOH
4Kx1
160
700
+5
КР132РУ2
n-MOH
1Kx1
850
390
+5
КР132РУ3
n-MOH
1Kx1
125
550
+5
КР132РУ4
n-MOH
1Kx1
70
110
+5
КР132РУ8
n-MOH
1Kx1
60
900
+5
КМ132РУ6а
n-MOH
16Kx1
70
120
+5
К134РУ6
ТТЛ
1Kx1
700
600
+5
К155РУ7
ТТЛ
1Kx1
45
840
+5
К505РУ6
n-MOH
1Kx1
450
350
+5
КР537РУ1А
КМОН
1Kx1
1100
15
+5
КР537РУА
КMOH
4Kx1
410
275
+5
КР537РУ3А
КMOH
4Kx1
320
110
+5
КР537РУ8А
КMOH
2Kx8
220
160
+5
Продовження таблиці 1.1
К565РУ3А
n-MOH
1Кх1
400
250
+5
КР581РУ4
n-MOH
4Кх1
200
717
+5,-5,+12
1603РУ1
n-MOH
16Кх1
450
325
+5,-5,-12
Таблиця 1.2
Основні параметри ряду мікросхем для реалізації ПЗП
Мікросхема
Технологія виготовлення
Об’єм
Час дотупу до комірки пам’яті (нс)
Потужність споживання (мВт)
Напруга живлення (В)
КР556РТ12
ТТЛШ
1Kx4
60
740
+5
КР556РТ13
ТТЛШ
1Kx4
60
740
+5
КР556РТ14
ТТЛШ
2Kx4
60
740
+5
КР556РТ15
ТТЛШ
2Kx4
60
740
+5
КР556РТ16
ТТЛШ
8Kx8
85
1000
+5
КР556РТ18
ТТЛШ
2Kx8
60
950
+5
К573РФ1
n-MOH
1Kx8
450
1100
+5,-5,12
К573РФ2
n-MOH
2Kx8
450
580
+5
К573РФ3
n-MOH
4Kx16
450
450
+5
К573РФ4
n-MOH
8Kx8
500
700
+5
К573РФ5
n-MOH
2Kx8
450
580
+5
К573РФ21
n-MOH
1Kx8
450
580
+5
К573РФ23
n-MOH
2Kx4
-
-
+5
К573РФ33
n-MOH
1Kx16
450
450
+5
Можемо використати мікросхему КР537РУ8А, яка має наступні параметри:
− технологія виготовлення − КМОН;
− час доступу до комірки пам’яті становить 220нс;
− потужність споживання 160мВт;
− напруга живлення рівна +5В.
Рис 1.1 Принципова схема КР537РУ8А
Призначення виводів наведено нижче:
1…8 - Адресний вхід А7…А0;
19,22,23 А10,А9,А8;
9…11 - Вхід/Вихід даних DIO0…DIU;
13…17
20 - Вибір мікросхеми CS1;
18 - Вибір мікросхеми CS2;
21 - Сигнал Запису/зчитування WR/RD;
24 - Живлення Ucc;
12 - Загальний 0В;
2. Виділення адресного простору для блоку пам’яті
В адресний простір МП КР580ВМ80 входить 64К адрес пам’яті (216), що визначається 16-ти розрядною адресною шиною. Мікропроцесор КР580ВМ80 може здійснювати синхронний і асинхронний обмін інформацією за даними адресами з пам’яттю (ПЗП, ОЗП) та зовнішніми пристроями. При обробці інформації МП зчитує коди команд, операнди і записує одержаний вміст в регістри РЗК або виконує обмін інформації з пам’яттю та зовнішніми пристроями.
Можливі два підходи до організації звертання до пристроїв обміну інформації. Перший підхід використовує звертання до зовнішніх пристроїв, як до комірок пам’яті. Тобто, адресний простір, що відводиться для цих пристроїв включає 64К адрес. Однак, внаслідок повного вкладення адресного простору пристроїв вводу/виводу в простір адрес пам’яті, останнє пропорційно зменшується з збільшенням числа обслуговування зовнішніх пристроїв вводу/виводу. До переваг даного підходу можна віднести можливість використання різноманітних команд пересилання даних.
Інший підхід використовує роздільне керування пам’яттю і зовнішніми пристроями. Лиш тільки дві команди IN і OUT, в цьому випадку, призначені для обміну інформації з зовнішніми пристроями. Так, як для цих команд адрес для зовнішнього пристрою 8-ми розрядний, то МП КР580ВМ80 може звертатись до 256 пристроїв вводу і пристроїв виводу. При цьому адресний простір пам’яті буде максимальним (64К). Цей підхід і використано в даній курсовій роботі.
Згідно завдання, об’єм оперативної пам’яті повинен становити 512 байт. Також потрібно надати певний адресний простір ПЗП для зберігання основної програми, підпрограм вводу, виводу та обробки інформації, а також залишити 64 байта з адресами 0000h-003Fh зарезервованими для RST0 – RST7.
Одресація ОЗП починається з адреси 2000h. Тут розміщений стек, а також зберігаються проміжні та обчислені значення.
Таблиця 2.1. Розподіл простору адрес в МПП.
Тип пам’яті
Адреса
Призначення
Коментар
ПЗП
0000h
RST 0
JMP MAIN
Команда безумовного переходу до виконання основної програми
0008h
RST 1
JMP INTR
Команда безумовного переходу на процедуру обробки перериваня
0100h
MAIN
Головна програма
0200h
INTR
Підпрограма обробки переривання
0300h
INPUT
Підпрограма введення даних
0350h
MULT
Підпрограма множення чисел
0500h
ADDITION
Підпрограма додавання чисел
0550h
OUTPUT
Підпрограма виведення даних
0600h
A
Коефіцієнти для реалізації рівняння цифрового фільтру
0601h
B
0602h
C
ОЗП
400h
xn-1
401h
yn-1
13ffh
STACK
Вершина стеку, початкове значення SP
3. Опис визначення кількості мікросхем пам’яті в блоці
Бувають випадки, коли потрібний об’єм/розрядність пам’яті перевищу об’єм/розрядність однієї мікросхеми і для того, щоб уникнути такої ситуації застосовують каскадне з”єднання мікросхем.
Можливе об’єднання в двох випадках:
при небхідності нарощення розрядності на основі заданої організації мікросхеми пам’яті (Ni х ni );
Нехай розрядність мікросхеми пам’яті – ni , а розрядність пам’яті яку потрібно побудувати – n,
тоді кількість мікросхем для нарощення розрядності
к = n/ni,
ці мікросхеми потрібно об’єднати паралельно.
Рис 3.1 Об’єнання модулів для нарощення розрядності.
Всі мікросхеми мають спільні адресні входи А(м), спільний вхід вибору мікросхем CS, і сигнал запису та читання WE (тільки для ОЗП). На схемі не показано адресний дишифратор, який забезпечує паралельне підімкнення групи мікросхем
при необхідності нарощення об’єму пам’яті на основі заданої організації мікросхеми пам’яті (Ni х ni );
нехай N – об’єм пам’яті, яку необхідно побудувати, а Ni –об’єм пам’яті однієї мікросхеми, тоді загальне число таких мікросхем яких необхідно об’єднати
L=N/Ni,
їх неодхідно об’єднувати послідовно.
Рис. 3.2. Об’єднання модулів для нарощення об’єму.
Для адресного розподілу окремих мікросхем використовуються адресні дешифратори (АДш), число виходів яких рівне L числу мікросхем, а число входів – числу незадіяних адресних ліній.
Можливе мішане об’єднання для нарощення розрядності та нарощення об’єму при побудові блоку пам’яті
Для проектування заданого в завданні блоку пам’яті проаналізуємо вхідні дані про мікросхему і модуль ОЗП. Отже, маємо n=8, ni=8, N=4К, Ni=2К. Використовуючи формули маємо:
шукана кількість мікросхем для нарощенні розрядності − ;
шукана кількість мікросхем для нарощення об’єму − .
4. Синтез схеми адресного дешифратора для блоку пам’яті
При каскадуванні мікросхем виникає потреба визначити – до якої саме з мікросхем іде звертання. Для адресного розподілу використовують адресні дешифратори (Адш), число виходів яких рівне L числу мікросхем, а число входів визначається за заданим об’ємом та виділеним простором адрес для блоку пам’яті.
Синтез схеми адресного дешифратора складається з послідовних етапів:
табличного задання початкової та кінцевої адреси для заданого блоку пам’яті;
представлення логічних виразів у СДНФ або СКНФ на основі таблиці;
побудова комбінаційної схеми адресного дешифратора на основі логічного виразу.
В нашому випадку в нас присутні 16 мікросхем, які будуть об”єднуватися паралельно по 8 в ряд, а 2 ряди будуть об”єднуватися послідовно.
Таким чином, адресний дешифратор буде виробляти 2 різних сигнала CS.
Апоч = 0010 0000 0000 00002
Акін = 0010 0111 1111 11112
Розіб”ємо адресний простір на 2 рівних частини – для кожного ряду.
Для першого ряду діапазон
0010 0000 0000 0000b - 0010 0111 1111 1111b
Для другого ряду діапазон
0010 1000 1000 0000b - 0010 1111 1111 1111b
Рівняння логічних виразів для кожного з ряду:
Для ряду 1 кінцевий вираз = А15 А14 А13 А12 А11
Для ряду 2 кінцевий вираз = А15 А14 А13 А12 А11
На основі виведених законів функціонування будую адресний дешифратор(рис. 4.1)
Рис. 4.1 Адресний дешифратор для ОЗП
Аналіз результатів та висновки
При виконанні розрахункової роботи було розроблено блок ОЗП для мікропроцесорної системи. Було здійснено вибір відповідної мікросхеми ОЗП, визначено адресний простір МПП та синтезовано адресний дешифратор.
Розроблений блок пам’яті має певні недоліки. Передусім через використання мікросхем пам’яті з малою ємністю та розрядністю загальна схема вийшла дуже громіздкою і як наслідок повільно діючою. Крім того, складний адресний дешифратор також значно зменшує швидкість вибірки даних з пам’яті.
Для вирішення цих проблем слід використовувати мікросхеми пам’яті з більшою інформаційною ємністю.
Література
Федорков Б. Г., Телец В. А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение. М: Енергоатомиздат, 1990.
Балашов Е.П., Пузанков Д.В. Микропроцессоры и микропроцессорные системы: Учеб. Пособие для вузов. − М.: Радио и связь, 1981. − 328с.
Коффон Д. Технические средства микропроцессорных систем; Практический курс. Пер. с англ. М.: Мир, 1983.
Костинюк Л.Д., Паранчук Я.С., Щур І.З. Мікропроцесорні засоби та системи: навчальний посібник. − 2-ге вид., перероб., доп. − Львів: Видавництво Національного університету “Львівська політехніка”, 2002. − 200с.
Будіщев М.С. Електротехніка, електроніка та мікропроцесорна техніка. Підручник. − Львів: Афіша, 2001. − 424с.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора