Синтез пристрою на ПЛІС засобами пакету WebPACK ISE. Звіт до лабораторної роботи з Інші. Робота № 520188

Перехід до торгівельного партнера Binance

Синтез пристрою на ПЛІС засобами пакету WebPACK ISE

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Не вказано

Факультет:

Не вказано

Кафедра:

Кафедра ЕОМ

Інформація про роботу

Рік:

2007

Тип роботи:

Звіт до лабораторної роботи

Предмет:

Інші

Група:

СКС

Завантажити

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти і науки України Національний університет „Львівська політехніка” Кафедра ЕОМ Звіт з лабораторної роботи №2 на тему: „Синтез пристрою на ПЛІС засобами пакету WebPACK ISE” Підготував: ст. гр. СКС-12 Цигилик Л. О. Прийняла: Ногаль М. В. Львів 2007 Мета роботи: синтезувати пристрій, зпроектовиний у 1-й лабораторній роботі, на ПЛІС засобами пакету WebPACK ISE. Теоретичні відомості: Створення нового проекту ініціюється командою FILE/New Project основного меню. При виборі цього пункту меню відкривається діалогова панель, у якій розробник повинен вказати ім'я і розташування проекту на диску, а також вибрати сімейство ПЛІС, тип кристала і засіб синтезу пристрою. Після введення зазначених даних у вікні вихідних модулів проекту з'явиться піктограма основного модуля з вказанням типу кристала й інструментів синтезу. Для вводу опису проекту варто вибрати пункт New Source основного меню або натиснути відповідну кнопку на панелі інструментів. Далі відкривається список можливих типів вихідних модулів: схемотехнічне представлення, опис модулів, бібліотек і тестових впливів мовою HDL, діаграма станів, модулі документації. Розробник повинен вибрати тип нового вихідного модуля і вказати ім'я файлу для його наступного збереження. У залежності від типу створюваного вихідного модуля відкривається вікно схемотехнічного редактори Shematic Editor, редактора діаграм станів StateCad, генератора тестів HDL Bencher або активізується вікно текстового редактора. У випадку успішного завершення створення вихідного модуля він автоматично додається до проекту і відображається у вікні вихідних модулів у вигляді відповідної піктограми. Розробник повинен по черзі створити всі необхідні модулі опису пристрою, після чого перейти до наступного етапу проектування. При виборі способу опису проектованого пристрою рекомендується використовувати мову опису VHDL як найбільш ефективний і перспективний метод. Для розробників, що використовують САПР інших фірм, надана можливість вводу вихідних даних проекту у вигляді списку з'єднань Netlist. Щоби виконати процедуру (активізувати процес), слід вибрати команду Process/Run основного меню або просто двічі клацнути лівою кнопкою миші на назві відповідної процедури у вікні процесів. У випадку успішного виконання процедури у вікні консольних повідомлень після назви процесу відображається рядок: Done: completed successfully. Крім того, у вікні процесів перед назвою виконаної процедури з'являється піктограма у вигляді символу , щовідповідає успішному завершенню процесу. При виявленні помилок у вікні консольних повідомлень виводиться рядок із інформацією про код помилки, модуль і рядок в модулі. У випадку, якщо процедура виконана без помилок, але є попередження; вона позначається піктограмою у вигляді символу . Після повідомлень про помилки відображається рядок, що вказує на невдале завершення процесу, і відповідний код: Done: failed with exit code: 0001. У вікні процесів невдале завершення процедури позначається піктограмою у вигляді символу . Крім консольних повідомлень і піктограм у вікні процесів після виконання процедур на кожному етапі створюється звіт (Report), який містить докладну інформацію про хід і результати виконання процесу. Рекомендується аналізувати звіти для кожного етапу проектування не тільки у випадку виявлення помилок, але і при успішному виконанні процедур. Етапи синтезу і трасування виконуються в пакеті WebPACK ISE автоматично. Розробнику необхідно тільки визначити параметри цих процесів. Моделювання пристрою здійснюється в середовищі програми ModelSim XE Starter з використанням тестів, сформованих за допомогою програми HDL Bencher. Керування процесом моделювання може здійснюватися за допомогою як елементів керування ModelSim XE Starter (основного меню і кнопок швидкого доступу), так і командного файлу, підготовленого раніше. Після успішного завершення етапу часового моделювання можна приступати безпосередньо до програмування кристалу. Синтез VHDL-моделі спеціалізованого пристрою Реалізація проекту в ПЛІС - це складний ітераційний процес, що складається з послідовних етапів. У випадку виникнення помилок на деякому етапі необхідно повернутись до попередніх ітерацій для їх виправлення. Лише успішне завершення всіх етапів проектування приводить до отримання закінченої реалізації проекту в ПЛІС. Багаторазове трасування: після того як виконали ряд процедур – показано результат трасування призначення сигналів на контактах ПЛІС, при кільсті ітерацій рівній 5. Внутрішній вигляд ПЛІС: Після того як збільшили число ітерацій до 50 розташування функціональних елементів на ПЛІС змінилося: Висновок: на даноій лабораторноій роботі я синтезував пристрій, зпроектовиний у 1-й лабораторній роботі, на ПЛІС засобами пакету WebPACK ISE.

Звіт до лабораторної роботи Інші

infoman

13.02.2013 14:02-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись