DevioLabавтоматичне керування капіталом
ПРАЦЮЄ 24/7
КРИПТОВАЛЮТИ · АКЦІЇ · 10 БІРЖ

Портфель, який керується автоматично

DevioLab підбирає стратегії, відстежує ринки та автоматизує купівлю і продаж активів. Кількість доступних криптовалют, акцій і торгових можливостей зростає щодня.

10підключених біржCrypto + Stocksв одному портфелі24/7автоматичний контроль

Звіт з лабораторної роботи №4: Проектування конфігураційної плати

Інформація про навчальний заклад

ВУЗ:
Національний університет Львівська політехніка
Інститут:
Інститут комп’ютерних технологій, автоматики та метрології
Факультет:
Комп’ютерні науки
Кафедра:
Кафедра електронних обчислювальних машин

Інформація про роботу

Рік:
2007
Тип роботи:
Звіт до лабораторної роботи
Предмет:
Автоматизоване проектування комп’ютерних систем
Група:
К
Коротко про документ

Про що ця робота

У звіті наведено проектування конфігураційної плати на основі результатів попередньої лабораторної роботи. Описано процес генерації бітового файлу прошивки ПЛІС за допомогою програми BitGen.

У роботі розглядаються

  • Проектування конфігураційної плати
  • Програмовані логічні інтегральні схеми
  • Генерація бітового файлу
  • Програмне забезпечення Xilinx
  • Трасування електронних схем

Зміст і розділи

  1. Мета роботи
  2. Структура ПЛІС
  3. Звіт про генерацію бітової послідовності
  4. Додаток 1: Схема електрична принципова
  5. Висновок
Для кого:Студенти технічних спеціальностей вищих навчальних закладів
Викладачі:Ногаль М.В.

Ключові поняття

конфігураційна платаПЛІСбітовий файлBitGenXilinxтрасуванняоперандсхема електрична принципова

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти і науки України Національний університет „Львівська політехніка” Кафедра ЕОМ Звіт з лабораторної роботи №4 на тему: „Проектування конфігураційної плати” [ім’я автора приховано] Прийняла: Ногаль М. В. Львів 2007 Мета роботи: зпроектувати конфігураційну плату на основі результатів лабораторної роботи №3. Для формування бітового файлу прошиття ПЛІС викликаємо таку функцію ― ж Після виконання якої буде створений файл з розширенням *.bit ― і На рис1. Показана структура ПЛІС:  Рис 1. Вигляд звіту про генерацію бітової послідовності: Release 6.3i - Bitgen G.35 Copyright (c) 1995-2004 Xilinx, Inc. All rights reserved. Loading device database for application Bitgen from file "registr.ncd". "registr" is an NCD, version 2.38, device xc2s15, package cs144, speed -6 Loading device for application Bitgen from file '2s15.nph' in environment C:/Xilinx. Opened constraints file registr.pcf. Sun May 13 12:35:27 2007 C:/Xilinx/bin/nt/bitgen.exe -intstyle ise -w -g DebugBitstream:No -g Binary:no -g Gclkdel0:11111 -g Gclkdel1:11111 -g Gclkdel2:11111 -g Gclkdel3:11111 -g ConfigRate:4 -g CclkPin:PullUp -g M0Pin:PullUp -g M1Pin:PullUp -g M2Pin:PullUp -g ProgPin:PullUp -g DonePin:PullUp -g TckPin:PullUp -g TdiPin:PullUp -g TdoPin:PullUp -g TmsPin:PullUp -g UnusedPin:PullDown -g UserID:0xFFFFFFFF -g StartUpClk:CClk -g DONE_cycle:4 -g GTS_cycle:5 -g GSR_cycle:6 -g GWE_cycle:6 -g LCK_cycle:NoWait -g Security:None -g DonePipe:No -g DriveDone:No registr.ncd Summary of Bitgen Options: +----------------------+----------------------+ | Option Name | Current Setting | +----------------------+----------------------+ | Compress | (Not Specified)* | +----------------------+----------------------+ | Readback | (Not Specified)* | +----------------------+----------------------+ | DebugBitstream | No** | +----------------------+----------------------+ | ConfigRate | 4** | +----------------------+----------------------+ | StartupClk | Cclk** | +----------------------+----------------------+ | CclkPin | Pullup** | +----------------------+----------------------+ | DonePin | Pullup** | +----------------------+----------------------+ | M0Pin | Pullup** | +----------------------+----------------------+ | M1Pin | Pullup** | +----------------------+----------------------+ | M2Pin | Pullup** | +----------------------+----------------------+ | ProgPin | Pullup** | +----------------------+----------------------+ | TckPin | Pullup** | +----------------------+----------------------+ | TdiPin | Pullup** | +----------------------+----------------------+ | TdoPin | Pullup | +----------------------+----------------------+ | TmsPin | Pullup** | +----------------------+----------------------+ | UnusedPin | Pulldown** | +----------------------+----------------------+ | GSR_cycle | 6** | +----------------------+----------------------+ | GWE_cycle | 6** | +----------------------+----------------------+ | GTS_cycle | 5** | +----------------------+----------------------+ | LCK_cycle | NoWait** | +----------------------+----------------------+ | DONE_cycle | 4** | +----------------------+----------------------+ | Persist | No* | +----------------------+----------------------+ | DriveDone | No** | +----------------------+----------------------+ | DonePipe | No** | +----------------------+----------------------+ | Security | None** | +----------------------+----------------------+ | UserID | 0xFFFFFFFF** | +----------------------+----------------------+ | Gclkdel0 | 11111** | +----------------------+----------------------+ | Gclkdel1 | 11111** | +----------------------+----------------------+ | Gclkdel2 | 11111** | +----------------------+----------------------+ | Gclkdel3 | 11111** | +----------------------+----------------------+ | ActiveReconfig | No* | +----------------------+----------------------+ | ActivateGclk | No* | +----------------------+----------------------+ | PartialMask0 | (Not Specified)* | +----------------------+----------------------+ | PartialMask1 | (Not Specified)* | +----------------------+----------------------+ | PartialGclk | (Not Specified)* | +----------------------+----------------------+ | PartialLeft | (Not Specified)* | +----------------------+----------------------+ | PartialRight | (Not Specified)* | +----------------------+----------------------+ | IEEE1532 | No* | +----------------------+----------------------+ | Binary | No** | +----------------------+----------------------+ * Default setting. ** The specified setting matches the default setting. Running DRC. DRC detected 0 errors and 0 warnings. Creating bit map... Saving bit stream in "registr.bit". Bitstream generation is complete. Внутрішня структура ПЛІС, показано зовнішні контактні площадки та їх назви які використовуються для вводу та виводу даних.  Вигляд частини файлу з результатом трасування (Pad Report)  Додаток 1: Схема електрична принципова. Висновок: в даній лабораторній роботі я зпроектував конфігураційну плату, яка виконує задачу ― множення вхідного 16 розрядного операнда на константу.
Допоможи студентському архіву

Ми допомогли тобі — допоможи наступному студенту

Файл ще не обрано

Оголошення від адміністратора

Антиботан аватар за замовчуванням

Подякувати Студентському архіву довільною сумою

Admin

26.02.2023 12:38

Дякуємо, що користуєтесь нашим архівом!