DevioLabавтоматичне керування капіталом
ПРАЦЮЄ 24/7
КРИПТОВАЛЮТИ · АКЦІЇ · 10 БІРЖ

Портфель, який керується автоматично

DevioLab підбирає стратегії, відстежує ринки та автоматизує купівлю і продаж активів. Кількість доступних криптовалют, акцій і торгових можливостей зростає щодня.

10підключених біржCrypto + Stocksв одному портфелі24/7автоматичний контроль

Проектування керуючого пристрою

Інформація про навчальний заклад

ВУЗ:
Національний університет Львівська політехніка
Інститут:
Інститут комп’ютерних наук та інформаційних технологій
Факультет:
КН
Кафедра:
Кафедра автоматизованих систем управління

Інформація про роботу

Рік:
2012
Тип роботи:
Лабораторна робота
Предмет:
Автоматизація проектування комп’ютерних систем
Група:
КН-31
Коротко про документ

Про що ця робота

У документі наведено хід виконання лабораторної роботи №4 з проектування керуючого пристрою мікропроцесора. Робота виконана засобами пакету Aldec Active-HDL із використанням діаграм станів.

У роботі розглядаються

  • Проектування керуючого пристрою
  • Автоматизація проектування
  • Мікропроцесорні системи
  • Aldec Active-HDL
  • Діаграми станів
  • Моделювання цифрових пристроїв

Зміст і розділи

  1. Мета роботи
  2. Хід роботи
  3. Висновок
Для кого:Студенти технічних спеціальностей вищих навчальних закладів
Викладачі:Викладач

Ключові поняття

керуючий пристрійAldec Active-HDLдіаграма станівмнемонікасимуляціякомпіляціястандартизація VHDL

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти і науки України Національний університет ”Львівська політехніка” Лабораторна робота №4 з дисципліни «Автоматизація проектування комп'ютерних систем» " Проектування керуючого пристрою " Львів-2012 Мета роботи: навчитись створювати, модифікувати, компілювати та моделювати роботу керуючого пристрою мікропроцесора засобами пакету Aldec Active-HDL. Хід роботи: Для кодування інструкцій процесора доцільно використати мнемонічні позначення. Константи-мнемоніки додати до package-файлу, створеного в лаб. роботі 4:  вкіааава Створити нову діаграму станів: File- New – State Diagram clock: IN std_logic; reset: IN std_logic; MEM_read: OUT std_logic; inc_pc:OUT std_logic; ld_ir: OUT std_logic;  Перейменувати Змінну стану Sreg0 в State. Використовуючи палітру інструментів FSM Toolbar або меню FSM, додати до діаграми станів: Стани (State ) I_F та E_X; Переходи (Transitions ) між станами I_F->E_X та навпаки Індикатор початкового Стану (Reset/Initial State Indicator, ) з переходом до стану стану I_F, за умовою (condition,  ) Reset ="1" (рис. 4).       Висновок: Під час виконання лабораторної роботи я навчився створювати, модифікувати, компілювати та проводити симуляцію роботи арифметико-логічного пристрою мікропроцесора.
Допоможи студентському архіву

Ми допомогли тобі — допоможи наступному студенту

Файл ще не обрано

Оголошення від адміністратора

Антиботан аватар за замовчуванням

Подякувати Студентському архіву довільною сумою

Admin

26.02.2023 12:38

Дякуємо, що користуєтесь нашим архівом!