Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Проектування мікропроцесорної системи на основі МП К580ВМ80
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
КН
Кафедра:
Автоматизовані Системи Управління
Інформація про роботу
Рік:
2011
Тип роботи:
Курсова робота
Предмет:
Архітектура комп'ютерів
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ ТА НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ
«ЛЬВІВСЬКА ПОЛІТЕХНІКА»
Кафедра:
Автоматизовані системи управління
КУРСОВА РОБОТА
з курсу «Архітектура комп’ютерів»
на тему: Проектування мікропроцесорної системи на основі МП К580ВМ80
Львів 2011
Завдання
Спроектувати мікропроцесорну систему з такими параметрами:
Центральний процесор: К580ВМ80;
Організація ПЗП: 32к ×8;
Організація ОЗП: 32к ×8;
Паралельний порт: 3/3;
Послідовний порт: 2;
Механізм обміну даними: Прямий доступ до пам’яті (ПДП);
Функція: Система управління командами.
Зміст
Вступ…………………………………………………………………………...4
Будова мікропроцесорної системи К580ВМ80……………………………...8
Будова модуля ПЗП………………………………………………………….11
а) Тест перевірка модуля ПЗП………………………………………………11
Будова-модуля ОЗП………………………………………………………….13
а) Загальні характеристики по використанню……………………………..13
б) Тест-перевірка модуля ОЗП……………………………………………...14
5. Будова модуля паралельного, послідовного портів……………………….16
6. Будова модуля КПДП………………………………………………………..19
7. Системний контролер і шинний формувач КР580ВК28…………………...21
8. Система управління командами …………………………………………….24
9. Висновок………………………………………………………………………26
9. Використана література……………………………………………………...27
10. Додаток………………………………………………………………………..28
Вступ
Успіхи електронної інтегральної технології спричинили появу великих інтегральних схем (ВІС) з великим степенем інтеграції (десятки тисяч елементів). Це дало можливість створити мікропроцесор (МП) – програмно керований пристрій, який призначений для обробки цифрової і логічної інформації і керування цим процесом та який виконаний на одному кришталі. У ньому довільні апаратні зв’язки замінені програмними зв’язками.
Створення МП призвело до появи принципово нових напрямків у створенні і застосуванні цифрової обчислювальної техніки: вмонтоване керування складним обладнанням і приладами, багатопроцесорні системи, персональні комп’ютери тощо.
Мікропроцесорна система (МПС) – це обчислювальна або керувальна система, в якій основним елементом обробки даних є МП. До складу МПС входять пристрої пам’яті, введення/виведення, живлення тощо.
Фактори, які визначають переваги застосування МП під час проектування і виготовлення МПС.
Значне зниження виробничих затрат;
Скорочення засобів і часу на розробку;
Підвищена надійність у роботі від зменшення з’єднань, контактів і компонент;
Зниження затрат на експлуатацію і обслуговування;
Простота збирання системи, легко змінити і наростити функції.
Безупинне удосконалювання технології і схемотехніки великих інтегральних мікросхем (ВІС) обумовило створення і розвиток одних з найбільш універсальних ВІС - мікропроцесорів. До теперішнього часу вітчизняною промисловістю і закордонними фірмами випускається велике число комплектів мікропроцесорних ВІС, що відрізняються швидкодією, потужністю споживання, розрядністю й іншими характеристиками, а також функціональним набором схем у комплекті. Функціональний склад комплектів мікропроцесорних ВІС і їх основні характеристики визначалися на основі аналізу різних варіантів застосування мікропроцесорів і оптимізації алгоритмів керування з урахуванням вимог до продуктивності й обсягу адресуємої пам'яті.
Високий рівень технічних характеристик мікропроцесорних ВІС і порівняно низька вартість у розрахунку на одиницю оброблюваної інформації стимулювали швидке впровадження мікропроцесорів у побутову, промислову і спеціальну радіоелектронну апаратуру.
Мікропроцесор (МП) - програмно-керований пристрій, призначений для обробки цифрової інформації і керування процесом цієї обробки, виконано у виді однієї (чи декількох) інтегральної схеми з високим ступенем інтеграції електронних елементів.
Продуктивність мікропроцесорів безупинно зростає в міру удосконалювання мікроелектронної технології й архітектури. У найбільш досконалих мікропроцесорах вона вже з початку 80-х років не уступає продуктивності процесорів звичайних і міні-ЕОМ середньої обчислювальної потужності. Процесори ЕОМ мають складну логічну структуру і містять велику кількість електронних елементів з безліччю розгалужених зв'язків між ними. Для підвищення продуктивності процесора необхідно розвивати всі його апаратурні ресурси. Можливості одно-кристальних мікропроцесорів визначає мікроелектронна технологія на визначеному рівні розвитку. Тому, щоб збільшити продуктивність процесорів, використовують їх реалізацію у виді багатокристальних, а також секційних багатокристальних мікропроцесорів.
Багатокристальні МП можна одержати в тому випадку, коли виробляється поділ логічної схеми процесора на окремі функціонально закінчені частини, кожна з якої реалізується у виді інтегральної схеми.
Необхідність виконання складних функцій керування привела до створення мікроконтролерів - керуючих пристроїв, виконаних на одному чи декількох кристалах. Мікроконтролери виконують функції логічного аналізу і керування (тому за рахунок виключення арифметичних операцій можна зменшити їх апаратурну складність чи розвити функції логічного керування).
Архітектура мікропроцесора - функціональні можливості апаратурних електронних засобів мікропроцесора, використовувані для представлення даних, машинних операцій, опису алгоритмів і процесів обчислень.
Архітектура поєднує апаратурні, мікропрограмні і програмні засоби обчислювальної техніки і дозволяє чітко виділити те, що при створенні конкретної мікропроцесорної системи і використанні можливостей мікропроцесорного комплекту ВІС повинний бути реалізований користувачем програмним способом і додатковими апаратурними засобами.
Розробляючи програмне забезпечення для міні-ЕОМ, програміст повинний знати архітектурні особливості і технічні характеристики міні-ЕОМ. Ця вимога необхідна при використанні мови асемблера, але воно може виявитися істотним і при використанні мови високого рівня. Однак програміст може розбиратися в апаратурі і тим більше схемотехнічних елементах міні-ЕОМ не настільки детально, як інженер-розроблювач мікропроцесорних пристроїв. На відміну від останнього програміст може мати потребу в з'ясуванні і розумінні лише елементів і характеристик обчислювальної машини, що явно відбиваються в програмах і повинні бути враховані при розробці і виконанні програм. До таких елементів і характеристик міні-ЕОМ варто віднести, зокрема, число й імена програмно-доступних регістрів, розрядність машинного слова, систему команд, доступний розмір і адреси оперативної пам'яті, швидкодію процесора, схему обробки переривань, способи адресації оперативної пам'яті і зовнішніх пристроїв. Сукупність подібних зведень являє собою модель міні-ЕОМ із погляду програміста.
Для ефективного використання міні-ЕОМ споживач повинний володіти мовами програмування різного рівня. Задачі системного програмування, наприклад, досить часто вимагають застосування мови асемблера, який дає можливість найбільш повно і раціонально використовувати апаратні і програмні ресурси міні-ЕОМ.
У даній курсовій роботі розроблена мікропроцесорна система на основі МП КР580ВМ80А.
Будова мікропроцесорної мікросхеми КР580ВМ80
Характеристики та сигнали
Ця мікросхема – це функціонально закінчений процесор, виконаний на одному кришталикові, з мікропроцесорним керуванням. Структурна схема і внутрішня будова МП показана на рис.1
Рис.1 Схема організації мікропроцесора.
Такий МП реалізований як окрема велика інтегральна схема і має фіксовані розрядності та системі команд. До складу МП входять такі функціональні блоки і пирстрої: блок реєстрів, арифметико-логічний блок і пристрій керування.
Блок реєстрів – це вісім однобайтових реєстрів загального пирзначення W, Z, B, C, D, E, H, L (перші два програмно недоступні), які можуть утворювати 16-розрядні реєстрові пари BC, DE, HL; 16-розрядний реєстр-вказівник стека SP, який зберігає адресу верхнього елемента стекової пам’яті; РЛ –реєстр-лічильник команд, який зберігає 16-розрядну адресу чергової команди, його вміст автоматично збільшується на одиницю після вибору чергового байта команди; РА – реєстр адреси, в якому протягом одного машинного циклу зберігається адреса команди чи операнда.
Арифметично-логічний блок забезпечує виконання арифметичних і логічних операцій, операцій зсування і десяткової корекції над однобайтовими двійковими числами. До йог складу входять арифметико – логічний пирстрій АЛП, десятковий коректор ДК, акумулятор А і буферні реєстри БФР. Основою АЛП є двійковий суматор комбінаційного типу, який не має пам’яті і результати операції передає в акумулятор, в якому до операції знаходився один з операндів. Десятковий коректор ДК за спеціальною програмою здійснює десяткову корекцію результату – перетворює двійковий результат у двійково-десятковий код. Реєст ознак у своїх розрядах зберігає ознаки (0 чи 1) результатів операцій.
Дешифратор команд ДШК дешифрує код команди, який знаходиться в реєстрі команд РК, і на підставі цього пирстрій керування виробляє сигнали керування реалізацію цієї команди. Пристрій керування з’єднаний з усіма вузлами мікропроцесора і зовнішніми блоками спеціальними лініями, які утворюють так звану шину керування (ШК).
Передавання інформації між окремими пирстроями в середині МП, а також між МП і зовнішніми пристроями (оперативною пам’яттю, пирстроями введення/виведення) здійснюють через 8-розрядну шину даних (ШД).
На рис.2 позначено загальну будову МП К580ВМ80.
Рис.2
Розглянемо призначення виводів та сигналів, які по них передаються А0 ... А15 – виводи ША для передавання двобайтових адресів. D0 … D7 – виводи ШД, по яких передаються дані пир обміні МП і ОП, коди команд (побайтно) і деякі сигнали керування.
МП має 12 виводів для сигналів керування; з них 6 вхідних сигналів, які надходять в МП від зовнішніх пристроїв та ПВВ, і 6 вихідних, які виробляє МП. Це такі виводи:
READY (ГТ) готовність, вказує на готовність ОП чи ПВВ до обміну даними, синхронізуючи так роботу МП і ПВВ. Якщо цього сигналу немає, то МП переходить в стан очікування, про що повідомляє сигналом WAIT;
WAIT (ОЧК) – очікування, сигнал виробляє МП на підтвердження того, що він знаходиться в стані «ОЧІКУВАННЯ»;
HOLD (ЗХП) – захоплення, сигнал під ПВВ для захоплення шин;
HLDA (П ЗХП) – підтвердження захоплення, сигнал-відповідь МП на сигнал HOLD, магістраль МП знаходиться у високоїмпедансному стані;
DBIN (ПРМ) – приймання, видає МП про готовність приймати дані ззовні;
INT (ЗП ПЕР) – запит на переривання роботи основної програми від ПВВ;
INTE (Д ПЕР) – дозвіл переривання, видає МП про те, що переходить до переривання;
WR (ВДЧ) – видача, МП видає цей сигнал на підтвердження того, що інформація видана на ШД для її записування в пам’ять чи передавання в ПВВ. Сигнал вважається активним при нульовому логічному рівні на виході WR;
SYNC (СИНХ) – синхронізація, сигнал вказує на початок кожного машинного циклу;
RESET (СКД) – вхідний сигнал на встановлення початкового стану внутрішніх вузлів мікропроцесора (лічильник команд обнуллюється), але вміст реєстрів ознак і загального призначення не змінюється;
F1,F2 (Ф1,Ф2) – тактові імпульси від генератора тактових імпульсів (ГТ1), які синхронізують роботі МП.
Будова модуля ПЗП
Модуль ПЗП складається із 16-ти мікросхем типу КР568 ємністю, кожна по 16384 бит. Загальний вигляд мікросхеми подано нижче:
Рис. 3
Призначення виводів:
А0-А10 – адресні входи;
СS, WR/RD – входи керування;
D0-D7 – входи, виходи даних.
Загальний вигляд спроектованого модуля ПЗП подано у додатку.
Тест перевірки модуля ПЗП
Тест-програма перевірки роботи модуля ПЗП написана мовою асемблера МП 8080 ,
ORG 0000H; Початок
XRA А; Очищення А
LXI Н,0000Н; Початок ПЗП
Ml: ADD M; Обчислення кс ПЗП
INX Н; На наступну адресу ПЗП
MOV C, А; Зберегти А
MVI А,08Н; ПЗП закінчилося
CMP Н; Кінець ПЗП
MOV A, C;
JNZ МІ; Якщо ні, йти на МІ
DCX Н; HL - на значення контрольної суми
SUB M;
CMP M; Указати на помилку
JNZ М2; Вивід повідомлення про помилку
HLT Кінець програми
Хоча модуль і відрізняється граничною простотою, однак наявність у ньому тісного взаємозв'язку між апаратними засобами і програмним забезпеченням приводить до того, що навіть незначна несправність у апаратурі чи в програмному забезпеченні приводить до непрацездатності мікро-ЕОМ.
Почати налагодження мікро-ЕОМ доцільно з перевірки омметром всіх зв'язків на монтажній платі й усунення виявлених дефектів монтажу. З особливою старанністю варто перевірити наявність електричних зв'язків між виводами живлення мікросхем і контактами джерела живлення. Щупами омметра необхідно доторкатися безпосередньо виводів мікросхем - це допоможе знайти дефекти пайки. Потім перевіряють наявність живлячої напруги на виводах мікропроцесора і на інших мікросхемах модуля.
Наступний етап - перевірка схеми формування синхроімпульсів. Для цього буде потрібно осцилограф. Переконавшись в наявності синхроімпульсів Ф1 і Ф2 на виводах мікропроцесора, переходять до перевірки функціонування блоку центрального процесора при постійно діючій на шині даних команді NOP (ООН). Код команди 00 примусово подають на шину даних за допомогою перемичок.
При цьому на адресній шині повинний відбуватися послідовний перебір всіх адрес, який можна проконтролювати за допомогою осцилографа. Сигнали на адресній шині в цьому випадку мають форму симетричних прямокутних імпульсів, причому частота імпульсів зменшується вдвічі при збільшенні номера розряду на одиницю. При правильній роботі команди NOP переходять до перевірки інших блоків мікро-ЕОМ.
Будова модуля ОЗП
Модуль ОЗП складається з 16-ти мікросхем статичного типу КР132РУ6 ємністю кожна по 16384бит. Загальний вигляд мікросхеми подано нижче:
Рис. 4
Загальна характеристика мікросхеми:
Інформаційна ємність 16384 бит.
Організація …………..16384 слів×1 розряд
Напруга живлення …..5 В ± 10%
Вихід - три стани.
А0-А14 – адресні входи.
DI – вхід даних.
D0 – вихід даних.
CS – вибір мікросхеми.
WR/RD – сигнал запис – зчитування.
Загальний вигляд модуля ОЗП подано в додатку.
Загальні характеристики по використанню
В мікросхемі КР132РУ6 створений мікропотужний режим зберігання, при якому споживана потужність зменшується в 20 раз. Такий режим реалізується шляхом відключення напруги живлення Ucc від мікросхеми з обов’язковим підключенням сигналу CS до живлення 4,5 … 5,5 В (при цьому всі інші сигнали можуть мати любий логічний стан). В цьому режимі нагромаджувач мікросхеми живиться від джерела сигналу CS.
Нижче приведено взаємозв’язки параметрів мікросхеми від електричних режимів в умовах експлуатації.
Рис. 5
Взаємозв’язок Icc=f(Ucc) мікросхеми при Т=+25 ˚С.
Взаємозв’язок Icc=f(Ucc) міросхеми при Т=+25˚С.
Рис. 6
Тест – перевірка модуля ОЗП
Тест-програма перевірки роботи модуля ОЗП написана мовою асемблера МП 8080.
ORG 0000Н; Початок
MVI А, 90Н; Програмування
OUT 08Н; ПШ
IN05 H; Читання інформації з порту А
STA 0800Н; Запис у комірку пам'яті
XRA А; Очищення А
LXI Н,0800Н; Початок ОЗП
MVI А,55Н; в А 01010101
M1: MOV М, А; Записати в пам'ять
INX Н; На наступну адресу ОЗП
MOV C, А; Зберегти А
MOV A, H; Значення Н в А
CPI1 OH; Кінець ОЗП
MOV A, C;
JNZ M1; Якщо ні, йти на M1
LXI H,0800H; Початок ОЗП
М2: CMP M;
JNZ M3; Указати на помилку
INХ Н; Збільшити адресу
MOV С, А;
MOV А, Н;
СРІ ОН; Кінець ОЗП
MOV А, С;
JNZ М2; Якщо ні, йти на М2
HLT; Кінець програми
Будова модуля паралельного, послідовного портів
Модуль паралельного порту мікропроцесорної системи складається з мікросхеми КР580ВВ55, а послідовного із мікросхеми КР580ИК51.
ВІС програмованого паралельного інтерфейсу КР580ВВ55 призначена для організації вводу-виводу паралельної інформації різного формату і дозволяє реалізувати більшість відомих протоколів обміну за паралельними каналами. ВІС програмованого паралельного інтерфейсу може використовуватись для спряження мікропроцесорного пристрою з периферійним обладнанням або для організації внутрішньосистемних магістралей, наприклад, у цифрових АТС.
У склад ВІС входять: двоспрямований 8-розрядний буфер даних; блок керування записом-читанням; три 8-розрядних канали вводу-виводу; схема керування групою А (керує каналом А і старшими розрядами каналу С ); схема керування групою В (керує каналом В і молодшими розрядами каналу С ).
Режим роботи кожного із каналів програмується за допомогою керуючого слова. Керуюче слово може задати один із трьох режимів: основний режим вводу-виводу ( режим 0 ), режим стробуємого вводу-виводу ( режим 1), режим двоспрямованої передачі інформації ( режим 2 ). Одним керуючим словом можна встановити різні режими роботи для кожного із каналів.
Канал А може працювати в будь-якому із трьох режимів, канал В – в режимах 0 і 1. Канал С може бути використано для передачі даних тільки в режимі 0, а в інших режимах він потрібний для передачі керуючих сигналів, які супроводжують процес обміну по каналам А і В.
Режим 0 використовується при синхронному обміні або при програмній організації асинхронного обміну. Мікросхема може розглядатись в цьому режимі як пристрій, який складається, з чотирьох портів ( два 8-розрядних і два 4-розрядних ), що незалежно настроюються на ввід або вивід.
Режим 1 забезпечує стробуючий односпрямований обмін інформацією з зовнішнім пристроєм. Передача даних виконується по каналам А і В, а лінії каналу С керують передачею. Роботу каналу в режимі 1 супроводжують три керуючих сигнали. Якщо один з каналів запрограмувати на режим 1, то інші 13 інтерфейсних ліній можна використати в режимі 0. Якщо обидва канали запрограмовані на режим 1, то останні дві інтерфейсні лінії каналу С можуть бути настроєні на ввід або вивід.
Режим 2 забезпечує двоспрямовану передачу інформації по каналу А до зовнішнього пристрою і зворотно. Процес обміну супроводжують п’ять керуючих сигналів, що подаються лініями РС7-РС3. Останні 11 інтерфейсних ліній можуть ладнатися на режим 0 або режим 1.
ВІС КР580ИК51 уявляє собою універсальний синхронно–асинхронний прийомопередавач (УСАПП). Він може приймати дані з 8-розрядної шини даних мікропроцесора і передавати їх в послідовному форматі периферійним пристроям, а також отримати дані від периферії і перетворювати їх в паралельну форму для передачі в мікропроцесор.
Обмін даними виконується в асинхронному режимі зі швидкістю до 9,6 Кбіт/с або в синхронному – зі швидкістю до 56 Кбіт/с. Довжина символів, що передаються складає від 5 до 8 біт. При передачі в мікропроцесор символів довжиною менш 8 біт невикористані біти замінюються нулями. Формат символу мiстить також службові біти і необов’язковий біт контролю по парності (непарності).
Режим роботи УСАПП задається програмно шляхом завантаження в нього керуючих слів з мікропроцесора. Відрізняють керуючі слова двох видів: інструкцій режиму і команди. Інструкція режиму задає синхронний або асинхронний режим роботи, формат даних, швидкість прийому або передачі, необхідність контролю. Вона посилається відразу після установлення УСАПП у початковий стан програмно або за сигналом RESET і замінюється лише при необхідності зміни режиму. Керуюче слово команди встановлює керування режимом обміну і може багаторазово задаватись в процесі обміну, керуючі різними його етапами.
При асинхронному обміні команда завантажується відразу після інструкції режиму, а при синхронному обміні перед нею розташовуються один або два синхросимволи. В асинхронному режимі роботи формат даних містить нульовий старт-біт, біти даних, контрольний біт і стоп-біти. Число бітів даних і стоп-бітів, а також наявність або відсутність біта контролю задаються інструкцією режиму.
При синхронному обміні дані передаються у вигляді масивів слів, а для синхронізації запуску при прийомі даних використовується один або два символи синхронізації.
Після запису інструкції режиму і команди УСАПП готовий до виконання обміну даними в одному з п’яти режимів: синхронна передача; синхронний прийом з внутрішньою синхронізацією; синхронний прийом з зовнішньою синхронізацією; асинхронна передача; асинхронний прийом.
Будова модуля КПДП
ВІС програмованого контролера прямого доступу до пам’яті (ПДП) реалізує функції апаратурно-керуючого обміну даними між основною пам’яттю і зовнішніми пристроями (частіше за все iз зовнішньою пам’яттю на магнітному носії). Контролер може керувати в режимі ПДП передачею інформації побайтно, послівно і блоками даних. З цією метою КПДП формує і модифікує адреси, які приймають участь в передачах елементів ПЗП, веде підрахунок байт, які передаються, виявляє момент закінчення передачі. КПДП настроюється на той чи інший режим роботи з використанням керуючого слова.
Контролер ПДП має чотири незалежних канали ПДП, до складу кожного з яких входять: 16-розрядний регістр адреси, 14-розрядний лічильник довжини блоку даних і 2-розрядний регістр режиму каналу.
КПДП може знаходитись в двох станах - відомого і ведучого. На етапі ініціалізації КПДП є веденим. При сигналі на вході ВК (CS) =0 мікропроцесор завантажує в ВТ57 початкові адреси областей ПЗП, розміри блоків даних і коди режимів. Одразу після ініціалізації КПДП переходить в режим ведучого. В режимі ведучого ВТ57 сам формує сигнали DBIN і WR, виробляє сигнал "запит захвату шин" HOLD і, при появі відповідного сигналу HLDA, видає на шину адреси елементів ПЗП і зовнішніх пристроїв, між якими виконується обмін. Сигнал ВК при цьому блокується.
ВІС програмованого контролера переривань (ПКП) призначена для використання в МП системах, в яких режим обробки інформації має змінюватись в залежності від зовнішніх програмно-непередбачених подій. Основна функція ПКП зводиться до впізнання зовнішніх подій і видачі керуючих сигналів мікропроцесора, який ( при дозволу переривань) припиняє виконання існуючої програми і переходить до виконання програми обробки переривань.
Контролер реалізує керування перериваннями від 8 джерел. Кількість зовнішніх джерел, що обслуговуються, може бути збільшено до 64 шляхом каскадного підключення контролерів (один - ведучий, вісім - ведених). Приклад каскадного підключення двох ПКП зображений на рис. 8.
Контролер ініціюється під керуванням програми і з використанням керуючих слів може бути налаштований для роботи в одному із чотирьох режимів: векторне переривання з фіксованим пріоритетом, векторне переривання з циклічним перерозподілом пріоритетів, векторне переривання з адресуючим розподілом пріоритетів, переривання за результатом опиту.
Системний контролер і шинний формувач КР580ВК28.
Системний контролер і шинний формувач КР580ВК28 призначено для фіксації слова-стану МП, вироблення системних керуючих сигналів, буферизації шини даних МП і керування напрямком передачі даних.
Структурна схема системного контролера і шинного формувача (СКФ) приведена на рис.7. До складу СКФ входять: шинний формувач-підсилювач (BF), що забезпечує збільшення навантажувальної здатності системної інформаційної шини; регістр (RG) для запису і збереження слова-стану МП; комбінаційна схема (PLA) для формування вихідних керуючих сигналів.
Рисунок 7. - Структурна схема системного контролера і шинного формувача (СКФ).
Призначення вхідних, вихідних, вихідних і керуючих сигналів СКФ приведені при описі виводів мікросхеми в табл.1.
Таблиця 1. - Опис виводів СКФ
Позначення виводу
Номер контакту
Призначення виводу
D(7 - 0)
8; 21; 19; 6; 10; 12;
Входи/виходи даних
17; 15
(з боку МП)
STSTB
1
Строб стану (від ГТИ)
DBIN
4
Вхід сигналу "ПРИЙОМ" від МП
WR
3
Вхід сигналу "ВИДАЧА" від МП
HLDA
2
Вхід сигналу "ПІДТВЕРДЖЕННЯ ЗАХОПЛЕННЯ" від МП
DB(7 - 0)
7; 20; 18; 5; 9; 11; 16;
13
Входи/виходи інформаційної системної шини
MEMR
24
Читання пам'яті
MEMW
26
Запис у пам'ять
I/OR
25
Читання з ВУ
I/OW
27
Запис у ВУ
BUSEN
22
Дозвіл роботи шин - сигнал Н-рівня, що установлює усі виходи у високоімпедансний стан
INTA
23
Підтвердження переривання - сигнал L-рівня, використову-ваний для стробування введення адреси підпрограми обслуговування переривання
Ucc
28
Напруга живлення (+5В)
Підключення СКФ до МП наведено на рисунку 2.1.2.
Рисунок 2.1.2. - Схема підключення СКФ до МП
По сигналу STSTB, що виробляється ГТІ, відбувається запис слова-стану в регістр збереження, а потім видача його на комбінаційну схему, що формує керуючі сигнали.
Система управління командами
При вивченні системи команд будь-якого мікропроцесора треба зосередити увагу на трьох важливих аспектах - розглянути формати команд, режими адресації та групи команд.
В системі команд МП КР580ВЕ80 є одно-, дво- і трибайтні команди. Формат команди і режим адресації задаються в команді кодом операції. Код операції завжди стоїть на першому місці і в процесорі, що розглядається, займає 1 байт. Далі, залежно від режиму адресації, може йти 1 байт даних, 1 байт адреси порту, 2 байти даних чи 2 байти адреси в ОЗП чи ПЗП. При прямій або непрямій регістровій адресації команда складається з одного байта – коду операції, і кожний з регістрів вибирається з допомогою 3 бітів в цьому байті.
Приклади однобайтних команд:
MOV C, D - переслати з D в C;
ADD M - A=A+B;
RET - повернення з підпрограми;
HLT - команда зупинки.
Приклади двобайтних команд:
MVI A, байт - загрузити байт (00-FF) в А;
ANI байт - логічно помножити акумулятор на байт (00-FF);
IN адр_порта - ввести дані з порту aдр_порта (00-FF) в А.
Приклади трибайтних команд:
JMP адреса - перейти до виконання команди з вказаною адресою (0000-FFFF);
CALL адреса - визвати підпрограму з вказаною адресою (0000-FFFF),
LXI H, 2 байти - загрузити до регістрової пари HL 2 байти даних.
МП КР580ВМ80 має шість різних засобів адресації даних, що зберігаються в пам’яті або в регістрах: неявна, регістрова, безпосередня, пряма, не пряма, регістрова, стекова.
В двоадресних командах можливо використання комбінації вказаних видів адресації, тобто один із операндів (частіше за все акумулятор) може бути заданим неявно, а другий - явно.
Команди розглядуваного мікропроцесора можна розділити на 5 груп: команди пересилання (передачі даних), арифметичні, логічні, передачі керування (розгалуження), спеціальні.
До команд пересилки відносяться команди MOV, MVI, LXI, LDA, STA, LDAX, STAX, PUSH, POP, IN, OUT.
До арифметичних команд відносяться команди ADD, DAD, ADC, ADI, SUB, SUI, INR, INX, DCR, DCX.
До логічних команд та зсувів відносяться команди ANA, ANI, ORA, ORI, XRA, XRI, RAR, RRC, RAL, RLC.
До команд передачі керування відносяться команди безумовного переходу JMP та умовних переходів JZ, JNZ, JC, JNC, JP, JM (за 4 прапорцями регістру ознак), виклику підпрограм CALL, RET та ін.
До спеціальних команд відносяться команди NOP – пуста операцїя, HLT - зупинка, EI – дозвіл переривань, DI – заборона переривань.
При виконанні команд умовних переходів передача керування здійснюється за прапорцями регістру ознак, які встановлюються попередньою командою.
Команда СALL спочатку автоматично зберігає в стеку адресу повернення, а далі завантажує вказану адресу в лічильник команд (РС).
Команда повернення RET містить в лічильник команд останнє записане у стеку число (тобто витягає адресу повернення). Після цього виконання головної програми продовжується з цiєї адреси.
Висновок
В курсовому проекті розроблена мікропроцесорна система на основі мікропроцесора КР580ВМ80А. В роботі використана велика кількість схем, що дозволяють розглянути кожну частину пристрою окремо, а також тест-програми перевірки модулів ПЗП та ОЗП, що дає можливість перевірити правильність роботи мікропроцесорної системи.
Виконання даної курсової роботи змусило повторити та закріпити вивчений протягом навчального семестру матеріал з предмету "Архітектура комп’ютерів", а також звернутися до додаткової літератури та вивчити багато нового.
Використана література
Методичні вказівки щодо виконання курсової роботи.
Аналоговые и цифровые интегральные микросхемы / Под ред. С.В. Якубовского. - М. Радио и связь, 1984.
Бороволоков Э.П. Фролов В.В. "Радиолюбительские схемы" // К.: Кондор – 1995 – 6 с.
Балашев Е.П., Григорьев В.Л., Петров Г.А. Микро - и мини-ЭВМ. - Л.: Энергоатомииздат, 1984.
А.С. Басманов "МП и ОЭВМ", Москва, "Мир", 1988.
Алексеенко А.Г., Галицын А.Д., Иванников А.Д. Проектирование радиоэлектронной литературы на микропроцессорах. - М.: Радио и связь, 1984.
Якименко Ю.І., Терещенко Т.О., Сокол Є.І. Мікропроцесорна техніка. 2004.
Вершинин О.Е. Применение микропроцессоров для автоматизации технологических процессов. - Л. Энергоатомииздат, 1986.
Додаток
Загальний вигляд модуля ПЗП
Загальний вигляд модуля ОЗП
Загальний вигляд мікропроцесорної системи
19.02.2013 22:02-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора