МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ ДЕРЖАВНИЙ ВИЩИЙ НАВЧАЛЬНИЙ ЗАКЛАД «УЖГОРОДСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ» Інженерно-технічний факультет Кафедра комп’ютерних систем та мереж ЛАБОРАТОРНА РОБОТА №3 з дисципліни «ТПКС» Тема роботи: «Моделювання інерційної і транспортної затримок часу» Варіант – 5 Мета роботи: навчитись описувати інерційну та транспортну затримки часу за допомогою Active-HDL, з’ясувати принципові відмінності між ними. Код програми: library IEEE; use IEEE.STD_LOGIC_1164.all; entity delays is port( x0 : in STD_LOGIC; x1 : in STD_LOGIC; x2 : in STD_LOGIC; y : out STD_LOGIC ); end delays; architecture delays of delays is signal x0in, x1in, x2in, A,B,C,D: std_logic := 'U'; constant or2: time:= 10 ns; constant and2: time:= 10 ns; constant inv: time:= 5 ns; constant input: time:= 10 ns; begin Pr_Start: process (x0, x1, x2) is begin x0in <= transport x0 after input; x1in <= transport x1 after input; x2in <= transport x2 after input; end process Pr_Start; A <= x0in or x1in after or2; B <= not(A) after inv; C <= A and x2in after and2; D <= B or x2in after or2; y <= C and D after and2; end delays; Схема повного однорозрядного суматора:
Результати моделювання: Інерційні затримки (тривалість вхідних сигналів більша за інерційну затримку логічних елементів):
Інерційні затримки (тривалість вхідних сигналів менша за інерційну затримку логічних елементів):
Транспортні затримки (тривалість вхідних сигналів більша за інерційну затримку логічних елементів):
Транспортні затримки (тривалість вхідних сигналів менша за інерційну затримку логічних елементів):
Висновок: На лабораторній роботі я ознайомився транспортними та інерційними затримками в Active–HDL, та навчився використовувати їх на практиці. По ходу виконання роботи я з’ясував основні відмінності між цими видами затримок. Різниця між затримками показана у результатах моделювання с різними параметрами.