Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
ОСНОВИ РОБОТИ З ACTIVE-HDL
Інформація про навчальний заклад
ВУЗ:
Ужгородський національний університет
Інститут:
Не вказано
Факультет:
Комп'ютерна інженерія
Кафедра:
Не вказано
Інформація про роботу
Рік:
2012
Тип роботи:
Лабораторна робота
Предмет:
Технології проектування комп’ютерних систем
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ Й НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ
ДЕРЖАВНИЙ ВИЩИЙ НАВЧАЛЬНИЙ ЗАКЛАД
«УЖГОРОДСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ»
Інженерно-технічний факультет
Кафедра комп’ютерних систем та мереж
Лабораторна робота №1
ОСНОВИ РОБОТИ З ACTIVE-HDL
Перший крок - стартова панель. Getting Started
/
Рис. 1
На цьому кроці можна: Open existing workspace - відкрити існуючий робочий простір або Create new workspace - створити новий робочий простір. Натиснула ОК.
На другому кроці на панелі New Workspace - новий робочий простір (рис. 2) необхідно ввести ім'я робочого простору і вказати місце, де він буде знаходитись. За замовчуванням пропонується папка my_designs (мої проекти), яка знаходиться на тому диску де встановлена система. Я створила свою папку, Lab1. При був установленний прапорець Add New Design to Workspace - додати новий проект у ро бочому просторі. Натиснула ОК.
/
Рис. 2
На третьому кроці на панелі майстра (експерта) New Design Wizard (рис. 3) за замовчуванням пропонується режим Create an Empty Design with Design Flow (Створити
пустий проект і використанням менеджера маршруту проектування). Натиснула Далее.
/
Рис. З
На четвертому кроці на панелі New Design Wizard (рис. 4) нічого не змінюється. Натиснула Дялее.
/
Рис. 4,
На п'ятому кроці на панелі New Design Wizard (рис. 5) задаємо ім'я проекту, Labl. Натиснула Далее.
/
Рис. 5
На шостому, останньому, кроці на панелі New Design Wizard (рис. 6) перевіряться правильність уведення даних і натиснула кнопку «Готово».
/
Рис. 6
На цьому завершується підготовча робота по створенню проекту.
Далі починається активна робота по створенню проекту. Вона виконується в інтегрованому середовищу проектування Active-HDL 7.1 (рис. 8).
/
Рис. 8.
Керуюча оболонка (Framework) системи проектування Active-HDL 7.1
На початку проектування на екрані монітора відкриваються всього три вікна інтегро ваного середовища Active-HDL 7.1:
Design Browser— вікно перегляду проекту, у якому відображається весь уміст робочого простору Lessons. Поки в робочому просторі тільки один проект Lesson_l з порожньою робочою бібліотекою Lab1 library. Гаряча клавіша Alt+І включає й виключає це вікно.
Console— вікно для інтерактивного уведення й/або виводу текстової інформації. Всі інструментальні засоби пакета видають у це вікно повідомлення про свою роботу, у тому числі попередження й помилки. Тому треба взяти собі за правило регулярно сюди заглядати (гаряча клавіша Alt+О відкриває або закриває це вікно). Більше того, можна самому вводити у вікно Console різні команди, подібно тому, як це робиться за допомогою командного рядка MS-DOS.
У третім вікні активна закладка Design Flow Manager («Менеджер маршруту проектування»). Звичайно дане вікно займає більшу частину екрана тому, що саме тут користувач створює основні документи проекту. Можна розгорнути вікно на весь екран, натиснувши гарячу клавішу AU+F9 або клацнувши на значку ЕЗ, розташованому в правому верхньому кугі екрана.
На закладці Design Flow Manager умовно показані варіанти роботи пакету при ство рені проекту. Надається можливість вибирати один із трьох маршрутів проектування: кнопка HDE — введення тексту на VHDL, Verilog або SystcmC; FSM — графу переходу автомату або BDE — схеми.
2. Створення схемного проекту
Пристрій може бути описаний у вигляді схеми із елементів бібліотеки Active-HDL, бібліотеки проекту, або інших підключених до системи бібліотек. Наведені логічні рівняння 4-розрядного мультиплексора реалізовані за допомогою елементів 4 3І-НІ − 4 «and3» та 2 2І-НІ − 2 «and2», які були використані як інвертори.
Після натиснення клавіші Далее відкриється вікно для введення портів проекту New Source File Wizard – Ports, де потрібно задати порти.
/
Рис. 9.
Після вве дення портів (аналогічно як і в текстовому режимі) натискуємо клавішу Готово. У резуль таті відкриється вікно схеми із введеними портами — заготовка для побудови схеми (рис. 10).
/
Рис. 10.
Далі натиснула кнопку введення елементів/ - в результаті чого відкривається вікно бібліотеки, а при клацанні по символі бібліотеки / — список елементів. При клацанні по імені елементу в нижній частині вікна бібліотеки появиться його умовне гра фічне зображення (УГЗ), яке можна перетягнути на поле розташування схеми.
Схемний редактор дає можливість рисувати два типи зв'язків: одиночні провідники (Wire) і гру пові, об'єднані в шину (Bus). Тип зв'язків відобра жено на панелі інструментів / — провідник і шина. Рисування і редагування провідників і шип здійснюється за одними і тими ж правилами.
/
Рис. 10. Схема 4-розрядного мультиплексора
При активній схемі я перетвори ла схему в HDL-текст. Для цього потрібно на панелі інструментів натиснути кнопку /. У файлі Mul.vhd було сформовано текст моделі, який можна побачити натиснувши кнопку View HDL Code /. Нижче наведено одержаний код.
library IEEE;
use IEEE.std_logic_1164.all;
entity MUL is
port(
D : in STD_LOGIC;
E1 : in STD_LOGIC;
E2 : in STD_LOGIC;
X1 : out STD_LOGIC;
X2 : out STD_LOGIC;
X3 : out STD_LOGIC;
X4 : out STD_LOGIC
);
end MUL;
architecture MUL of MUL is
---- Signal declarations used on the diagram ----
signal NET62 : STD_LOGIC;
signal NET78 : STD_LOGIC;
begin
---- Component instantiations ----
NET62 <= not(E1 and E1);
NET78 <= not(E2 and E2);
X1 <= NET78 and NET62 and D;
X2 <= NET78 and E1 and D;
X3 <= E2 and NET62 and D;
X4 <= E2 and E1 and D;
end MUL;
Після цього виконується компіляція і моделювання схеми, яка здійснюється кноп кою Compile /. На консоль виводиться інформація
# Compile success 0 Errors 0 Warnings Analysis time : 0.2 [s],
яка свідчить, що компіляція пройшла успішно.
/
Рис. 10. Моделювання схемного проекту 4-розрядного мультиплексора
/
Рис. 11. Символ 4-розрядного мультиплексора
Висновки: На даній лабораторній роботі я ознайомилася та засвоїла основи роботи з середовищем проектування Active-HDL. Мною було пророблено загальний приклад, після чого я схемно реалізувала 4-розрядний суматор за допомогою логічних елементів 3І-НІ та 2І-НІ. Проект було скомпільовано, перетворено схему в HDL-текст та створено символ мультиплексора.
24.03.2013 21:03-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора