Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Тригери
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
КН
Кафедра:
Кафедра автоматики та телемеханіки
Інформація про роботу
Рік:
2008
Тип роботи:
Звіт про виконання лабораторної роботи
Предмет:
Основи проектування та САПР
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Національний університет “Львівська політехніка”
кафедра автоматики
та телемеханіки
Звіт
про виконання лабораторної роботи №2
на тему:”Тригери”
з дисципліни: „Основи проектування та САПР”
Львів-2008
Мета роботи: дослідити та змоделювати схеми JK,RS,D та асинхронних тригерів в середовищі програми WorkBench.
Теоретична частина
Розділ 3. Тригери 3.1. Загальні характеристики
Тригером називають імпульсну логічну схему, яка має два стійких стани. Тригер призначений для зберігання значення однорозрядного двійкового числа. Стійкі стани тригера позначають як 0 та 1. У кожному зі станів тригер може знаходитися до тих пір, поки на його вхід не буде подано керуючу напругу. При цьому тригер стрибком переходить із одного стану в інший. Відповідно змінюються напруги на виході тригера. Один із рівнів напруги приймають за логічну 1, інший - за 0. Тригери широко використовують в генераторах сигналів, формувачах імпульсів, подільниках частоти, регістрах, суматорах тощо.
Тригер має два виходи, які позначимо як Q- прямий вихід та - інвертований вихід. Логічний рівень на інвертованому виході є інверсією логічного рівня на прямому виході. В найбільш загальному випадку тригер має інформаційні входи, входи синхронізації, керуючі входи, установлювальні входи і складається зі схеми керування та комірки пам'яті.
Перерахуємо загальноприйняті позначення входів тригера. Інформаційні входи:
S - вхід для роздільного установлення тригера в стан Q = 1,О=0 (від англ Set-встановити);
R- вхід для роздільного установлення тригера в стан 0 = 0=1 (від англ Reset - скинути);
J- вхід для установлення тригера в стан Q = 1,О=0(від англ Jerk- різке включення);
K - вхід для установлення тригера в стан Q = 0, =1 (від англ. Kill - різке виключення);
D - вхід для установлення тригера в стан, який відповідає логічному рівню на цьому вході (від англ.Drive - передача);
T - рахунковий вхід тригера (від англ.Toggle on - підключати, Toggle off - виключати)
Вхід синхронізації (тактовий вхід):
С - вхід синхронізації (стробування) для дозволу схемі керування на запис інформації до тригера (від англ.Clock - годинник, як джерело сигналів синхронізації);
Керуючий вхід:
у - керуючий вхід для дозволу прийому інформаційних, або тактових сигналів (від англ.Valve - клапан, вентиль).
Установлювальні входи:
Sy,Ry- входи установлення тригера в стан Q = 1, Q = 0 та Q = 0, Q =1 відповідно.
За способом організації логічних зв'язків тригери можна класифікувати:
тригери з роздільним установленням станів 0 та 1 (RS - тригери);
з лічильним входом (T- тригери);
універсальні тригери з роздільним установленням станів 0 та 1 (JK - тригери);
з прийманням інформації по одному каналу (D - тригери);
універсальні тригери з керованим прийманням інформації по одному входу (DV -тригери);
6) комбіновані тригери ( RST-, JKRS-,DRS - тригери тощо). За способом запису інформації тригери можна класифікувати:
асинхронні (несинхронізовані, нетактовані), в яких запис інформації відбувається в довільні моменти часу при подачі сигналів на інформаційні входи;
синхронні (синхронізовані, тактовані), які поряд з інформаційними входами мають додатковий вхід C, на який надходить тактовий імпульс. Такий тригер може керуватися рівнем, фронтом або зрізом тактового імпульсу і спрацьовує тільки при надходженні тактового імпульсу на вхід C.
За способом синхронізації тригери можна класифікувати:
1) синхронні зі статичним керуванням запису (тактовий імпульс починає впливати, коли його рівень зростає до 1, або зменшується до 0 залежно від елементної бази);
2) синхронні з динамічним керуванням запису (інформація надходить в момент зміни амплітуди тактового імпульсу в напрямку зростання , або спадання залежно від реалізації).
3.2. Симетричні RS-тригери на біполярних транзисторах
Розглянемо симетричний RS тригер на біполярних транзисторах, який працює в режимі роздільного запуску (рис.22). Він виконаний на двох інверторах із безпосередньо зв'язаними базовими та колекторними колами. У такій схемі сигнал із колектора закритого транзистора утримує в відкритому стані інший транзистор, і низький рівень залишкової напруги на його колекторі не в змозі відкрити перший транзистор. У статичному стані тригер можна розглядати як елемент, що виконує операцію запам'ятовування двійкових чисел 0 та 1. Для вводу в тригер значень двійкових чисел він повинен мати кола вимушеного перемикання. Перемикання відбувається при подачі запускаючих сигналів на бази транзисторів. Функціональна схема симетричного тригера на інверторах зображена на рис.23.
Завдання 18. 1) Зібрати симетричний тригер на інверторах за схемою на рис.22; 2) дослідити роботу схеми, побудувати таблицю істинності; 3) зібрати та дослідити роботу логічної схеми тригера з використанням логічних елементів EWB (рис.23); 4) визначити, які недоліки має така схемна реалізація тригера?
Рисунок 23 - Функційна схема симетричного тригера на інверторах
Завдання 18. 1) Зібрати схему симетричного тригера на інверторах за рис.22; 2) дослідити роботу схеми, побудувати таблицю істинності; 3) зібрати та дослідити роботу логічної схеми за рис.23 з використанням логічних елементів EWB; 4) визначити, які недоліки має така схемна реалізація в порівнянні зі схемою тригера на рис.22.
На рис.24 зображено принципову схему симетричного тригера на транзисторних елементах ЧИ-НЕ ( порівняйте зі схемою на рис.22 і з'ясуйте, на яких транзисторах зібрано елементи ЧИ, де їх входи та виходи). У порівнянні зі схемою (рис.22) додано перемикаючі транзистори Q3 та Q4 , на бази яких подаються сигнали установки тригера в стани 0 та 1.
Рисунок 24 - Тригер на транзисторних елементах ЧИ-НЕ
Завдання 19. 1) Зібрати симетричний тригер на елементах ЧИ-НЕ за схемою на рис.24; 2) дослідити роботу схеми, побудувати таблицю істинності; 3) зібрати та дослідити роботу логічної схеми тригера, що зображена на рис.24; 4) визначити, які недоліки має така схемна реалізація тригера; 5) тригер є автоматом. Чи є такий автомат повним чи частковим?
3.3. Логічна структура асинхронних тригерів
Структура асинхронного RS-тригера, зібраного на елементах ЧИ-НЕ, показана на рис.25. Тригер побудовано на двох елементах ЧИ-НЕ, з'єднаних так, що вихід кожного елемента підключено до одного з входів іншого елемента. Таке з'єднання забезпечує два стійких стани.
Перемикання тригера з одного стійкого стану в інший відбувається при подачі активних сигналів на входи. При R = 1 тригер встановлюється в стан, в якому на його виході Q = 0, Q' =1, тобто тригер встановлюється в стан 0. Якщо тригер до подачі сигналу R=1 знаходився в стані 0, то його стан не зміниться. Якщо ж тригер знаходився в стані 1, то при подачі сигналу R — 1 тригер встановиться в стан 0. Аналогічно тригер перемикається при подачі сигналу S = 1. Одночасна подача на входи тригера сигналу, що відповідає логічній 1, недопустима. Після подачі сигналів S = 1 та R - 1 на виходах тригера встановляться логічні рівні 0, а після відключення сигналів на входах, стан тригера стає невизначеним. Логічний вираз, що описує роботу RS -тригера, записується Q = S v R Q0, де Q0 відповідає початковому стану тригера.
Рисунок 25 - Асинхронний RS -тригер на елементах ЧИ-НЕ
Завдання 20. 1) Зібрати схему тригера на елементах ЧИ-НЕ (рис.26); 2) дослідити роботу схеми, побудувати таблицю істинності; 3) визначити, які недоліки має така схемна реалізація тригера; 4) тригер є автоматом. Чи є такий автомат повним, чи частковим?
Рисунок 26 - Схема для дослідження роботи асинхронного RS - тригера
Схема асинхронного тригера з інвертованими входами на елементах І-НЕ представлена на рис.27. Для такого тригера забороненою є комбінація логічних рівнів на входах R = 0,S = 0.
Завдання 21. 1) Зібрати схему тригера на елементах І-НЕ (рис.27); 2) дослідити роботу схеми, побудувати таблицю істинності; 3) визначити, які недоліки має така схемна реалізація тригера; 4) записати логічний вираз, який відповідає роботі такого тригера.
На рис.28 представлена схема для дослідження асинхронного тригера, зібранного на елементах НЕ та І-НЕ.
Завдання 22. 1) Зібрати схему тригера на елементах І-НЕ та НЕ (рис.28); 2) дослідити роботу схеми, побудувати таблицю істинності; 3) визначити, які недоліки має така схемна реалізація тригера; 4) записати логічний вираз, який відповідає роботі такого тригера; 5) яка заборонена комбінація вхідних сигналів відповідає такому тригеру?
Рисунок 27 - Схема для дослідження роботи асинхронного RS -тригера з інвертованими входами
Рисунок 28 - Схема для дослідження роботи асинхронного RS -тригера
Приклад реалізації асинхронного RS -тригера на основі елементів І, ЧИ, НЕ наведено на рис.29. Відмінною рисою такої схеми є можливість примусового установлення тригера в стан 0 або 1 за допомогою окремих входів.
Рисунок 29 - Схема для дослідження роботи асинхронного RS -тригера
Завдання 23. 1) Зібрати схему тригера на елементах І, ЧИ, НЕ (рис.29); 2) дослідити роботу схеми, побудувати таблицю істинності; 3) визначити, які недоліки має така схемна реалізація тригера; 4) записати логічний вираз, який відповідає роботі такого тригера; 5) яка заборонена комбінація вхідних сигналів відповідає такому тригеру?; 6) чому блокується керування тригером за допомогою вимикачів S1та S2 при поданих напругах на входи установлення 0 або 1 ?
3.4. Логічна структура синхронних RS –тригерів зі статичним керуванням
Синхронний тригер відрізняється від асинхронного тим, що синхронний тригер має додатковий синхронізуючий вхід, подача сигналу на який дозволяє приймання сигналів з інформаційних входів. Якщо керування прийманням інформації в тригері виконується за допомогою синхронізуючих (тактових) сигналів, то на входах включають додаткові вентильні схеми. При відсутності сигналу на синхронізуючому вході інформаційні входи логічно відключаються. Такі тригери реагують на зміни сигналів на інформаційних входах тільки в проміжках часу, коли на синхронізуючий вхід подано сигнал. Приклад синхронного тригера на основі логічних елементів І-НЕ показано на рис.30.
Рисунок 30 - Схема для дослідження синхронного RS –тригера на елементах І-НЕ
Завдання 24. 1) Зібрати схему синхронного тригера на елементах І-НЕ (рис.30); 2) дослідити роботу схеми, побудувати таблицю істинності; 3) визначити, які недоліки має така схемна реалізація тригера; 4) записати логічний вираз, який відповідає роботі такого тригера; 5) яка заборонена комбінація вхідних сигналів відповідає такому тригеру?; 6) чому блокується управління тригером при відсутності напруги на вході С ?
Синхронний RS - тригер з інвертованими входами, реалізований на логічних елементах ЧИ-НЕ, показано на рис.31. Характерною особливістю такого тригера є те, що на його входах логічній 1 відповідає низький рівень потенціалу, а логічному 0 - високий рівень.
Рисунок 31 - Схема для дослідження синхронного RS -тригера з інвертованими входами на елементах ЧИ-НЕ
Завдання 25. 1) Зібрати схему синхронного тригера на елементах ЧИ-НЕ (рис.31); 2) дослідити роботу схеми, побудувати таблицю істинності; 3) визначити, які недоліки має така схемна реалізація тригера; 4) записати логічний вираз, який відповідає роботі такого тригера; 5) яка заборонена комбінація вхідних сигналів відповідає такому тригеру?; 6) чому блокується управління тригером при подачі напруги на вхід С ?; 7) порівняти роботу схеми на рис.31 та на рис.32.
Схема на рис.30 може бути представлена в вигляді комбінації елементів І та асинхронного RS- тригера (рис.33). Логічний вираз, який відповідає роботі такого тригера, записується .
Завдання 26. 1) Зібрати схему синхронного RS- тригера на елементах І та асинхронному тригері (рис.33); 2) дослідити роботу схеми, побудувати таблицю істинності; 3) визначити, яка заборонена комбінація вхідних сигналів відповідає такому тригеру; 4) порівняти роботу схеми на рис.30 та на рис.33; 5) Сформулювати умови нормальної роботи синхронного RS - тригера зі статичним керуванням (зміна рівнів на інформаційних входах та на синхронізуючому вході); 6) які переваги мають синхронізовані тригери перед асинхронними ?
Рисунок 33 - Схема для дослідження синхронного RS - тригера на елементах І та асинхронному тригері
Розглянемо роботу синхронного d - тригера зі статичним керуванням. На рис.34 представлено схему синхронного d - тригера, зібраного на основі асинхронного RS - тригера та елементів І та НЕ на входах. Таблиця істинності синхронного D - тригера може бути записана
C
D
Q
0
0
Q0
0
1
Q0
1
0
0
1
1
1
При С = О тригер втримує попереднє значення Q0 і не реагує на зміни на вході D. Відповідний логічний вираз має вигляд Q = С • Q0 v C • D .
Завдання 27. 1) Зібрати схему синхронного D - тригера на елементах І, НЕ та асинхронному тригері (рис.34); 2) дослідити роботу схеми, побудувати таблицю істинності
3.5. Синхронні тригери з двоступінчатим збереженням інформації
Тригери з двоступінчатим збереженням інформації будуються на основі двох тригерів, які утворюють ведучий та ведений (основний та допоміжний) тригери. Приклад синхронного JK - тригера, побудованого за принципом двоступінчатого збереження інформації, показано на рис.35. При С = \ ведучий тригер встановлюється в стан, який відповідає сигналам на інформаційних входах J та х • Ведений тригер, завдяки інверсному синхронізуючому входу, при цьому не сприймає інформацію. При зміні значення з С = 1 та С = Отепер вже ведучий тригер відключається від інформаційних входів, а інформаційні входи веденого тригера вмикаються і ведений тригер потрапляє в стан, у якому знаходиться ведучий тригер. Тоді на виході встановлюються вихідні значення. Керування JK - тригером відбувається за рахунок двох фронтів сигналів на синхронізуючому вході. Таблиця істинності має вигляд
Завдання 28. 1) Зібрати схему синхронного JK- тригера на елементах І, НЕ та асинхронних RS - тригерах (рис.35); 2) дослідити роботу схеми, побудувати таблицю істинності і порівняти ЇЇ з наведеною вище; 3) визначити, чи є заборонені комбінації вхідних сигналів для такого тригера; 4) сформулювати умови роботи синхронного двоступінчатого JK- тригера (зміна рівнів на інформаційних входах та на синхронізуючому вході); 5) які переваги мають JK - тригери перед RS - тригерами?
Завдання 29. 1) Зібрати схему тригера на елементах І, НЕ та асинхронних тригерах (рис.36); 2) дослідити роботу схеми, побудувати таблицю істинності; 3) пояснити роботу тригера на основі отриманої таблиці істинності.
Рисунок 36 - Схема для дослідження JK - тригера
На основі JK- тригера (рис.35) можна побудувати D – тригер (рис.38) введенням додаткового інвертора між входами J та K.
Рисунок 38 - Схема для дослідження D - тригера
Завдання 31. 1) Зібрати схему D - тригера за допомогою модифікації схеми JK тригера на рис.35 (рис.38); 2) дослідити роботу схеми, побудувати таблицю істинності; 3) пояснити функціонування на основі аналізу рівнів сигналів на входах та виходах логічних елементів; 4) записати логічний вираз, який відповідає функціонуванню J) -тригера.
Завдання 32. 1) Зібрати схему T - тригера (рис.39); 2) дослідити роботу схеми, побудувати таблицю істинності; 3) пояснити функціонування схеми на основі аналізу рівнів сигналів на входах та виходах RS-тригерів.
Рисунок 39 - T - тригер на основі двох синхронних RS - тригерів Схема вмикання синхронного JK – тригера для реалізації функції T - тригера показана на рис.40
У схемі для JK - тригера використано субколо.
Завдання 33. 1) Зібрати схему тригера (рис.40); 2) дослідити роботу схеми, побудувати таблицю істинності; 3) пояснити функціонування схеми на основі аналізу рівнів сигналів на входах та виходах JK – тригера; 4) записати логічний вираз, який відповідає функціонуванню j -тригера.
Тригери, які перемикаються фронтом синхронізуючих сигналів, називаються динамічними тригерами. Процеси перемикання відбуваються протягом короткого проміжку часу при надходженні фронту синхронізуючого сигналу. Якщо перемикання відбувається при додатньому фронті сигналу, то тригер називається тригером з прямим динамічним керуванням, якщо ж перемикання відбувається при надходженні від'ємного/фронту
На рис. 41 показана схема JK - тригера з прямим динамічним керуванням. Окрім стандартних інформаційних та керуючого входу, в схемі є установлювальні входи для примусового встановлення тригера в стан 1 або 0 (активними є сигнали низького рівня). У схемі використано тільки логічні елементи І-НЇ. Елементи U\,U2 відіграють роль тригера на виході схеми. Елементи JJ3-(76утворюють схему формування сигналів, якими перемикається тригер на виході.
Завдання 34. 1) Зібрати схему JK - тригера з прямим динамічним керуванням (рис.41);2) дослідити роботу схеми, побудувати таблицю істинності; 3) пояснити функціонуваннясхеми формування сигналів на елементах U3-U6', 4) записати логічний вираз, якийвідповідає функціонуванню JK -тригера.На рис.42 показано схему для дослідження стандартного динамічного JK-тригера. Тригер перемикається при від'ємному фронті сигналу синхронізації. Активними рівнями установлювальних сигналів є високі рівні потенціалу.
Завдання_35. 1) 2) дослідити роботу схеми, побудувати таблицю істинності; 3) зробити порівняння функціонування схеми зі схемою на рис.41.На рис.43 представлена схема для дослідження d - тригера з прямим динамічним керуванням. Як і в схемі на рис.41, логічні елементи [71,U2 відіграють роль тригера на виході, а елементи U3 — U6формують сигнали, якими перемикається тригер на виході.
Завдання 36. 1) Зібрати схему D - тригера з прямим динамічним керуванням (рис.43); 2) дослідити роботу схеми, побудувати таблицю істинності; 3) зробити порівняння функціонуваннясхеми зі схемою на рис.41.
Рис.43. Схема для дослідження D - тригера з прямим динамічним керуванням
3.7. Тригер Шмітта
Тригер Шмітта являє собою пристрій, в якому перехід з одного стану в інший відбувається тільки при двох визначених рівнях вхідної напруги Епор1 та Епор2. Ці рівні називаються пороговими рівнями. Значення напруги на виході приймають два значення Е0 та Е1 (рис.44).
При U in < Епор1 тригер знаходиться в стані з Uout = Е0. При Uin >Епор2 тригер знаходиться в стані з Uout = Ех. Якщо ЕпорЛ < Uin < Епор2, то тригер може знаходитися в двох можливих станах з Uout = EQ або з Uoui = Ех. Залежність Uout (Uin ) має гістерезисний характер. Характер цієї залежності при збільшенні Uin показано стрілками (рис.44). Значення порогових рівнів спрацьовування тригера Епор1 та Епор2 та значення вихідних напруг Е0 та, Е1 залежать від параметрів елементів схеми.
Рисунок 44 - Залежність вихідної напруги ідеального тригера Шмітта Uout від вхідної напруги Uin _3авдання_37. 1) Зібрати схему тригера Шмітта (рис.45); 2) дослідити роботу схеми, вивести на екран осцилографа по одному каналу вхідний сигнал, по іншому-вихідний сигнал; 3) пояснити функціонування схеми формування вихідного сигналу на основі аналізу режимів роботи транзисторів; 4) дослідити залежність значення вихідної напруги від значення напруги на джерелі V2 5) дослідити стабільність значень вихідної напруги тригера в залежності від значень опорів схеми; 6) дослідити роботу тригера при різних формах вхідних напруг (синусоїдальної, трикутної, прямокутної); 7) за допомогою маркерів осцилографа виміряти проміжки часу, за які встановлюються вихідні рівні напруги (рис.46).
Рисунок 45 - Схема для дослідження тригера Шмітта
Рисунок 46 - Вимірювання проміжків часу за осцилограмою на часовій залежності U0Ut{Ujn)
Висновок: В даній лабораторній роботі ми дослідили та змоделювали схеми JK,RS,D та асинхронних тригерів в середовищі програми WorkBench.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора