Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Симуляція на функціональному рівні
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Кафедра ЕОМ
Інформація про роботу
Рік:
2005
Тип роботи:
Звіт про виконання лабораторної роботи
Предмет:
Інші
Група:
СКС
Частина тексту файла (без зображень, графіків і формул):
Національний університет "Львівська політехніка"
Кафедра ЕОМ
Звіт
про виконання лабораторної роботи №1
на тему: “ Симуляція на функціональному рівні.”
Мета роботи: Створення і перевірка функціональної VHDL-моделі кристалу.
Завдвння: Чотирьох розрядний компаратор.
Теоретична частина:
До складу системи Alliance входять окремі програми (редактор модулів, автоматичний компонувальник, автоматичний трасувальник), засоби верифікації для кожного з етапів проектування та CMOS-бібліотеки елементів.
Спроектувати кристал в системі Alliance означає послідовно пройти через усі етапи проектування. Цих етапів є п’ять:
1). Симуляція на функціональному рівні.
2). Розробка на структурному рівні.
3). Проектування на фізичному рівні.
4). Верифікація.
5). Отримання технологічного файлу.
Якщо на деякому з етапів проектування виникає помилка, то проектувальник може повертатись на попередні рівні. Наступний рисунок показує потік проектування, що зображає програми та обмін даними між ними.
Проектування кристалу починається з його функціонального опису на мові VHDL. Отже, за допомогою текстового редактора створюється файл, в якому описується VHDL-модель майбутнього кристалу. Часові затримки не вказуються - це, так звана, функціональна часово-незалежна VHDL-модель.
На цьому етапі також створюється файл з тестовими наборами для перевірки правильності роботи описаної моделі. Цей файл можна створити за допомогою текстового редактора, або за допомогою спеціальної програми-генератора GENPAT. Далі за допомогою VHDL-симулятора ASIMUT перевіряється робота тестових наборів на функціональній VHDL-моделі проектованого кристалу. При наявності помилок слід перевірити правильність моделі та тестових наборів.
Перед початком опису наведемо принципову електричну схему.Будемо розглядати схему чотирьох-розрядного компаратора, що зображений на рисунку рис. 1:
Рис.1. Схема компаратора.
За допомогою текстового редактора створимо файл cmp4.vbe, в якому дамо функціональний VHDL-опис наведеної схеми компаратора:
Текст функціонального опису на мові VHDL:
# ,,,,,
# (o o)
####=====oOO--(_)--OOO=====####
# cmp4.vbe
ENTITY cmp4 IS
PORT(
a : in BIT_VECTOR (3 DOWNTO 0);
b : in BIT_VECTOR (3 DOWNTO 0);
e : out BIT;
vdd, vss : in BIT;
vdde, vsse : in BIT
);
END cmp4;
ARCHITECTURE functional OF cmp4 IS
BEGIN
ASSERT(vdd = '1' and vss = '0')
REPORT "Wrong power supplies"
SEVERITY WARNING;
ASSERT(vdde = '1' and vsse = '0')
REPORT "Wrong power supplies"
SEVERITY WARNING;
e<=not((a(3)xor b(3))or(a(2)xor b(2))or(a(1)xor b(1)) or(a(0)xor b(0)));
END FUNCTIONAL;
Для перевірки правильності функціонального опису VHDL-симулятор запускається в спеціаль ному режимі без симуляції:
> asimut -b -c cmp4 [0]
cmp4.vbe - розширення в програмах пакету Alliance не вказуються (використовуються змінні оточення)
лише компіляція без симуляції (для симуляції необхідні тестові набори)
функціональний опис (behavioural description)
VHDL-симулятор
Для симуляції спочатку необхідно створити файл з тестовими наборами. Отже за допомогою текстового редактора створюємо файл cmp4.pat з наступним вмістом:
Файл з тестовими наборами:
# ,,,,,
# (o o)
####=====oOO--(_)--OOO=====####
# cmp4.pat
in vdd;
in vss;
in vdde;
in vsse;
in a(3 to 0);
in b(3 to 0);
out e;
begin
# a=0, b=3, we expect value 0 on e
pat_1 : 1 0 1 0 0000 0011 ?0 ;
# a=5, b=4, we expect value 0 on e
pat_1 : 1 0 1 0 0101 0100 ?0 ;
# a=2, b=2, we expect value 1 on e
pat_1 : 1 0 1 0 0010 0010 ?1 ;
# a=2, b=2, we expect value 1 on e
pat_1 : 1 0 1 0 1010 1010 ?1 ;
end;
Тепер ми можемо просимулювати роботу нашої схеми компаратора на тестових наборах:
asimut -b cmp4 cmp4 specifications [1]
Вихідний файл з результатами тестування
cmp4.pat
cmp4.vbe
Функціональний опис, симуляція на функціональному рівні
VHDL-симулятор
Задаючи різні тестові комбінації, можна симулювати роботу схеми у різних режимах. Повний набір тестових комбінацій можна отримати за допомогою програми GENPAT.
Отже, на етапі симуляції на функціональному рівні потрібно відлагодити функціональний опис схеми та сформулювати правильний та достатній набір тестових комбінацій.
Висновок :
В даній лабораторній роботі я створив і перевірив функціональний опис VHDL-моделі кристалу а точніше чотирьох розрядного компаратора засобами САПР НВІС – Alliance 3.2b.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора