Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Кафедра електронних обчислювальних машин
Інформація про роботу
Рік:
2006
Тип роботи:
Звіт до лабораторної роботи
Предмет:
Інші
Група:
СКС
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти та науки України
Національний університет “Львівська політехніка”
Кафедра електронних обчислювальних машин
Звіт
до лабораторної роботи №1
Львів
2006 р.
Мета роботи:
Ознайомлення з технологічним процесом і принципами схемотехнічного проектування цифрових вузлів на програмованих логічних інтегральних схемах (ПЛІС), засвоєння методів і засобів моделювання, а також розробки топології кристала ПЛІС.
Завдання:
В ході роботи необхідно розробити схеми електричні функціональні вузлів генерації та перевірки циклічних контрольних сум, провести поведінкове моделювання їхньої роботи і задокументувати його результати.
Контрольна сума обраховується за поліномом x4+x+1.
Хід роботи
Оскільки поліном шостої степені то максимальна кількість інформаційних розрядів
i = 24 – 4 – 1=11;
Кількість керуючих розрядів k=4;
Поліном кодується так: 10000
Оскільки поліном шостої степені то потрібно 4 трігера.
Перед кожним трігером, який кодується одиницею стоїть додавання за модулем два.
рис.1 схема формування CRC
Перед початком формування CRC трігери встановлюються в 1.
Потім подається 11 інформаційних розрядів починаючи з найстаршого, а потім подається 4 керуючих розрядів, 4 нуля.Після проходження останнього керуючого розряду(15) вмістиме трігерів інвертується, це і є CRC.
Приймач так само пропускає 11 інформаційних розрядів і 4 керуючих, але керуючі розряді вже не нулі, а сформована передавачем CRC. В результаті трігери повинні містити всі одиниці, а про інвертувавши мають бути нулі.Якщо після інверсії CRC не буде рівна нуля, то це ознака похибки.
Дана схема може виправляти тільки одноразові похибки і виявляти дво- і більше кратні похибки. Кожен поліном для заданої кількості інформаційних розрядів має свою константу. Вона визначається наступним чином:
при перевірці CRC( другому проходженні із сформованим CRC) в старшому розряді робиться похибка( інвертується старший розряд).
Результат проходження не є рівний нулю і на схему формування CRC подається 0. Результатом і буде константа даного полінома для заданої кількості інформаційних розрядів
Ця константа допомагає визначити розряд в якому виникла похибка.Номер нуля поданого на схему формування CRC після проходження 15 розрядів пакета, при якому виникне дана константа і буде номером розряду починаючи із самого старшого.
рис.2 Загальна схема передачі даних
рис.3 Структура передавача
рис.4 Структура приймача
Загальна структура приймача є складнішою ніж передавача оскільки в приймачі крім схеми формування CRC, є ще схема виправлення помилок.
Файл сценарію симулювання
delete_signals
restart
stepsize 10ns
clock clk 0 1
vector D D[7:0]
vector B B[7:0]
vector A A[7:0]
vector ER ER[7:0]
vector KP KP[5:0]
vector Q Q[63:0]
vector PP PP[63:0]
vector ZER ZER[63:0]
vector DIN DIN[63:0]
watch clk rst ready ff error
watch load set ce loadk cek setk ee
watch cem
assign DIN 5871F4A968CA0940\h
assign PP 5871E4A968CA0964\h
assign ZER 0\h
assign D 3E\h
assign B 1\h
assign A 40\h
assign KP 01\h
assign load 1
assign set 1
assign rst 1
assign ce 1
assign cek 1
assign loadk 0
assign setk 0
assign cem 1
assign ee 0
after 10ns do(assign rst 0)
after 20ns do(assign load 0;assign set 0)
after 1290ns do(assign loadk 1;assign setk 1)
after 1310ns do(assign loadk 0;assign setk 0)
after 2570ns do(assign ee 1)
after 2580ns do(assign ee 0)
sim 5000ns
рис.5 Часові діаграми
Висновок
Під час лабораторної роботи на прикладі проектування схеми формування CRC я ознайомився з принципами проектування ПЛІС.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора