Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Розробка цифрового ключа та тригерної комірки
Інформація про навчальний заклад
ВУЗ:
Луцький національний технічний університет
Інститут:
Не вказано
Факультет:
Комп'ютерна інженерія
Кафедра:
Не вказано
Інформація про роботу
Рік:
2012
Тип роботи:
Курсовий проект
Предмет:
Комп’ютерна електроніка
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки, молоді та спорту України
Луцький національний технічний університет
Кафедра комп’ютерна
інженерія
КУРСОВИЙ ПРОЕКТ
з дисципліни «Комп’ютерна електроніка»
Тема: «Розробка цифрового ключа та тригерної комірки»
Луцьк 2012
НАЗВА ТЕМИ ПРОЕКТУ. ОБЛАСТЬ ВИКОРИСТАННЯ
Назва теми проекту: Розробка цифрового ключа та тригерної комірки.
Область використання цифрового ключа – є основою багатьох вимірювальних пристроїв, електронної автоматики і обчислювальної техніки, апаратури телеуправління, кібернетичних пристроїв.
ПІДСТАВА ДЛЯ РОЗРОБКИ
Підставою для розробки цифрового ключа та тригерної комірки служить технічне завдання на курсовий проект з дисципліни «Комп’ютерна електроніка» згідно навчального плану.
Варіант технічного завдання визначається керівником проекту.
МЕТА ПРОЕКТУ
Мета проекту – отримання нових теоретичних знань і практичних навиків в області комп’ютерної електроніки та закріплення методології розробки цифрового ключа та тригерної комірки.
Проект повинен виконуватись на основі дискретних елементів із додержанням вимог діючих державних стандартів.
ПОЧАТКОВІ ДАНІ
Споживана потужность .
Напруга=0,2В.
Напруга живлення =6 В.
УМОВИ ЕКСПЛУАТАЦІЇ
При виготовлені схеми підсилювача потужності мають бути дотримані усі правила безпеки, охорони праці та навколишнього середовища згідно діючих стандартів ДСТУ.
ЕТАПИ ПРОЕКТУВАННЯ
Отримання технічного завдання від керівника проекту.
Огляд науково-технічної літератури по темі курсового проекту.
Розрахунок колекторного струму насичення.
Розрахунок колекторного резистора.
Розрахунок опору резистора в ланцюзі бази.
Визначення часу вмикання і вимикання ключа.
Синхронний RS-тригер на трьох тригерах.
Логічне проектування тригерної схеми.
Синтез стандартного D- тригера.
ПЕРЕЛІК ТЕКСТОВОЇ ТА ГРАФІЧНОЇ ДОКУМЕНТАЦІЇ
Технічне завдання.
Пояснювальна записка.
Цифровий ключ. Схема електрична принципова.
Тригерна комірка. Схема електрична принципова.
Цифровий ключ та тригерна комірка. Перелік елементів.
Зміст
ВСТУП 2
1. ЛОГІЧНЕ ПРОЕКТУВАННЯ ЦИФРОВОГО КЛЮЧА 3
1.1 Теоретичні відомості 3
1.2 Вибір транзистора 5
1.3 Розрахунок колекторного струму насичення 5
1.4 Розрахунок колекторного резистора 6
1.5 Розрахунок опору резистора в ланцюзі бази 7
1.6 Визначення часу вмикання і вимикання ключа 8
2. РЕАЛІЗАЦІЯ ЛОГІЧНОЇ ФУНКЦІЇ 11
2.1 Теоретичні відомості 11
2.2 Реалізація логічної функції 13
2.3 Вибір типу логічного елемента 13
3. ЛОГІЧНЕ ПРОЕКТУВАННЯ ТРИЕРНОЇ СХЕМИ 16
3.1 Теоретичні відомості 16
3.2 Синхронний RS-тригер на трьох тригерах 16
3.3 Логічне проектування тригерної схеми 18
3.4 Синтез стандартного D- тригера 19
ВИСНОВКИ 22
СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ 23
ДОДАТКИ 24
ВСТУП
В сучасному житті будь-яка промисловість використовує електронні прилади вимірювальної техніки, автоматики та вимірювальної техніки.
Значні зміни в багатьох сферах науки і техніки обумовлені розвитком електроніки. Причому тенденція розвитку така, що доля електронних інформаційних пристроїв та пристроїв автоматики неперервно збільшується. Це є результатом розвитку інтегральної технології, запровадження якої дозволило наладити масовий випуск дешевих, високоякісних, які не потребують спеціального налагодження мікроелектронних функціональних вузлів різного призначення.
Мікроелектроніка – це розділ електроніки, що охоплює дослідження і розробку певного типу електронних приладів – інтегральних мікросхем – і принципів їхнього застосування.
Основними елементами цифрових пристроїв являються електронні ключі та тригери. Електронний ключ – активний елемент ввімкнений у коло навантаження, який здійснює її комутацію, тобто замикання або розмикання, при діянні зовнішнього керуючого сигналу. Дискретність вихідного сигналу ключа дозволяє використовувати ключ не тільки як комутатор кола навантаження, але й в якості основного елементу логічних схем, що реалізують функції булевої алгебри.
Тригер – це найпростіший цифровий автомат з пам’яттю здатний зберігати 1 біт (binary digit – двійковий розряд) інформації.
Мета даного курсового проекту – дати практичні навички при розробці цифрового ключа та тригерної комірки.
.ЛОГІЧНЕ ПРОЕКТУВАННЯ ЦИФРОВОГО КЛЮЧА
1.1 Теоретичні відомості
Цифрові схеми оперують з дискретними, квантовими сигналами, до яких застосовуються правила деякої формальної математики. Для реалізації правил цієї математики цифрові вузли повинні забезпечувати формування набору дискретних рівнів сигналу і здійснення заданого набору операцій над ними. А саме існуючі обчислювальні системи використовують двійкову позиційну систему числення і «звичайну» математику. Для цього необхідно сформулювати два стійких стани – «нуля» і «одиниці» та забезпечення логічних операцій «І», «АБО», «НІ». Основним елементом подібних схем є електронний ключ. Електронна ключова схема повинна забезпечувати перемикання вхідного сигналу між двома рівнями напруги, в ідеалі між нульовим рівнем і напругою живлення залежно від керуючого вхідного сигналу. Саме тому схема може розглядатися як ключ, де керуючим сигналом слугує вхідний сигнал, а інформаційним – напруга живлення, тобто логічна схема, що забезпечує формування логічних сигналів. З іншого боку ця схема являє собою формувач логічних рівнів, який перетворює вхідний сигнал, що змінюється, у низку високих і низьких рівнів вихідного сигналу із заданою тривалістю перехідних процесів. У цьому значенні ключ може розглядатися як пристрій забезпечення підсилення логічного сигналу по напрузі і потужності. Крім того для забезпечення функціонально повного набору логічних функцій ключ повинен реалізовувати інверсію сигналу [5,6].
Найпростіші ключі можуть бути зібрані на діоді і резисторі (див. рис. 1.1).
Рис. 1.1 – Схеми найпростіших діодних ключів
Важливими є процеси, що відбуваються в найпростішому біполярному ключі при впливі на вхід послідовно двох ідеальних стрибків напруги різних знаків (вмикання – перехід транзистора в низькоомний стан (насичення) і вимикання – відсічка). При цьому в перехідному процесі для вихідної напруги можна виділити п'ять етапів:
затримка вмикання транзистора tзт;
час наростання колекторного струму (час фронту) tф;
накопичення надлишкового заряду (статика);
затримка вимикання транзистора (час розсмоктування) tр;
час спаду колекторного струму tсп [6].
Для розрахунку візьмемо простий біполярний ключ (див. рис. 1.2).
Рис. 1.2 – Схема найпростішого біполярного ключа
1.2 Вибір транзистора
Центральним пунктом у розрахунку біполярного насиченого ключа є вибір транзистора. Оскільки в цифрових елементах споживану потужність завжди прагнуть зробити мінімальною, а швидкодію максимальною, то необхідні малопотужні транзистори (максимальна розсіювальна потужність – 30 100 мВт) із гранично припустимою колекторною напругою 10 15 В (чим менша напруга живлення, тим вища швидкодія) і невисоким (менше 100) коефіцієнтом передачі за струмом . У таких транзисторів повинна бути висока (до декількох ГГц) гранична частота підсилення і малі (0,5 – 2 пФ)
розміри колекторних і емітерних ємностей [1, 10].
Цим вимогам задовольняють характеристики транзистору 2S1F4 структури n-p-n:
; Гц; Ф; Ом;
В; В; В; В.
1.3 Розрахунок колекторного струму насичення
При заданій величині споживаної потужності колекторний струм насичення визначається із співвідношення:
, (1)
де – напруга, яка прикладена до відкритих колекторного і емітерного переходів при роботі транзистору в режимі насичення і для кремнієвих транзисторів приймає наближене значення 0,2 В.
Величина буде мати таке значення:
.
1.4 Розрахунок колекторного резистора
При відомих значеннях колекторного струму насичення Iкн = 5,345 (мА) і напруги живлення =6 (В) опір колекторного резистору визначається із співвідношення:
(2)
Але так як розмір напруги живлення заданий з технологічним допуском , то заданий розмір колекторного струму повинний бути забезпечений навіть при мінімальній напрузі живлення. Отже, розрахункова формула для визначення опору колекторного резистору повинна включати і розмір технологічного відхилення напруги живлення:
; (3)
Резистори в електронних схемах виготовляються також із деяким технологічним допуском , який вказує на найбільше можливе відхилення від номінального значення в сторону збільшення або зменшення дійсного значення активного опору резистору. Тому необхідно забезпечити необхідний розмір колекторного струму в найгіршому випадку з точки зору значення опору колекторного резистору. В цьому випадку визначене вище значення має сенс максимально припустимої величини – , при якому номінальне значення цієї величини визначається за формулою:
; (4)
Номінальне значення колекторного резистора треба вибрати зі стандартного ряду резисторів із відомим відхиленням :
1.5 Розрахунок опору резистора в ланцюзі бази
Цей резистор повинен забезпечити необхідний ступінь насичення (при відомому струму колектора). Отже, необхідно визначити ступінь насичення транзистора. Якщо задано коефіцієнт розгалуження то ступінь насичення визначається за співвідношення:
, (5)
де k– ступінь розгалуження.
Звідки:
Опір резистору бази можна визначити за формулою:
(6)
де:максимальна напруга, яка прикладена до переходу база-емітер при роботі транзистору в режимі насичення (перехід база-емітер відкритий) і для мною обраного транзистора приймає приблизно значення 0,69В [1].
мінімальне значення вхідної напруги високого рівня на вході ключа, яке розраховується за формулою:
(7)
де: струм бази, який визначається за формулою:
; (8)
Тоді величина прийме таке значення:
;
Величина опору резистору бази отримується шляхом підстановки отриманих значень у формулу (6):
Враховуючи технологічний допуск виготовлення резисторів
, (9)
номінальне значення опору бази буде приймати значення:
;
Вибирається найближче менше значення опору зі стандартного ряду резисторів:
1.6 Визначення часу вмикання і вимикання ключа
Затримка вмикання транзистору () визначається за формулою:
, (10)
де: вхідна ємність транзистору;
значення вхідної напруги низького рівня на вході ключу і приймає наближене значення 0,2 В;
напруга, яка прикладена до переходу база-емітер і для мною обраного транзистора наближено дорівнює 0,61 В.
У цьому випадку припускається, що розміри колекторної та емітерної ємностей однакові, а ємність навантаження відсутня. Тоді вхідна ємність транзистору розраховується за формулою:
; (11)
=
Підставляючи знайдені значення у формулу (10) знаходиться час затримки вмикання транзистору:
;
Час формування фронту сигналу () визначається за формулою:
(12)
де: постійна часу приросту заряду в активному режимі транзистора (режимі відсічки);
ємність навантаження, яка згідно завдання приймає значення 8 пФ;
струм, який необхідно подати в базу транзистору для забезпечення його включення.
Постійна часу приросту при відомому значенні граничної частоти =650 MГц прийме значення:
;
Струм бази транзистору визначається за формулою:
, (13)
де: опір генератору, що знаходиться в межах від 5 Ом до 10Ом.
Вибирається Ом.
;
За відомими значеннями знаходиться величина :
;
Підставляючи знайдені значення у формулу (12) знаходиться час формування фронту сигналу:
Час розсіювання надлишкового заряду визначається за формулою:
; (14)
де: постійна часу в режимі насичення транзистору;
постійна часу розсмоктування, яку для орієнтованих розрахунків при використанні дифузійних транзисторів вважають:
;
мінімальна амплітуда імпульсу запираючого струму, при якому забезпечується виключення транзистору.
визначається за формулою:
, (15)
;
Підставляючи відомі значення у формулу (14) знаходиться час формування розсіювання надлишкового заряду:
;
Час спаду імпульсу розраховується за формулою:
; (16)
Отже, в даній частині курсового проекту було приведено принцип роботи та розрахунок параметрів найпростішого біполярного транзисторного ключа, промодельовано його у програмі Micro-Cap Evaluation 8.0 (див. додаток Б) та отримано часові діаграми його роботи (див.додаток В).
2. РЕАЛІЗАЦІЯ ЛОГІЧНОЇ ФУНКЦІЇ
2.1 Теоретичні відомості
Математичною базою цифрової техніки є алгебра логіки, яка оперує зі змінними, які набувають тільки два значення, умовно позначеними 0 і 1, тобто з двійковими змінними. Функції двійкових змінних називаються логічними. Вони також можуть набувати тільки два значення. Логічна функція від n змінних є повністю визначеною, якщо вказані її значення для всіх двійкових наборів її аргументів. Число таких наборів залежить від числа змінних n і дорівнює 2n. Якщо логічна функція визначена не на всіх наборах, то вона є неповністю визначеною або невизначеною. На невизначених наборах змінних значення функції позначається символом x і може бути довільно довизначена або нулем або одиницею [2].
Логічну функцію для зручності запису і подальшого синтезу виражають у вигляді суми добутків змінних або у вигляді добутків їх сум.
Конституенти одиниці і нуля – це комбінації змінних, при яких функція
відповідно перетворюється в одиницю чи нуль.
Для зменшення числа логічних елементів, які реалізують функцію, застосовують різні методи мінімізаціїНайбільш часто застосовують методи з використанням карт Вейча і карт Карно.
Для реалізації логічних операцій застосовують відповідні логічні елементи. Система елементів, яка дозволяє будувати на їх основі логічні функції будь–якої складності, називається функціонально повною системою або базисом. Базис утворюють логічні елементи АБО, І, НІ.
Крім цього, у практиці широко застосовуються логічні елементи, які реалізують найпростіші функції двох змінних АБО – НІ, І – НІ та деякі інші. Ці функції також називають операторами, а запис більш складних функцій у вигляді суперпозиції операторів логічних елементів називається її операторною формою [8].
Якщо число входів у логічних елементів достатньо велике, то одержання операторного запису функції зводиться до її зображення в одній із
стандартних канонічних нормальних форм, число яких вісім. Одержання всіх нормальних форм зобразимо на прикладі. Позначати нормальні форми будемо шляхом вказування внутрішньої і зовнішньої функцій.. Так наприклад, у ДНФ внутрішньою функцією є функція І, а зовнішньою – АБО, тобто ДНФ являється формою І/АБО, відповідно КНФ – формою АБО/І.
Традиційні методи мінімізації функцій алгебри логіки приводять до канонічних форм, відповідних двохярусній (якщо вхідні перемінні задані і прямими, і інверсними значеннями) реалізації шляхом послідовного виконання операцій І та АБО. Перехід до базисів І-НІ та АБО-НІ ярусність схем не змінює.
Можливі перетворення функцій зумовлюють величезну кількість варіантів, при чому найбільш цінні не лежать на поверхні. Під час пошуку таких варіантів проектувальник не має теоретичних підказок і діє евристично.
До проблематики проектування цифрових приладів відноситься і питання про критерії їх якості. Кожен окремий критерій має ясний, визначений зміст(апаратна складність, швидкодія, споживана потужність, стійкість до перешкод та ін.), але не може вичерпним чином охарактеризувати варіант. А щоб врахувати кілька окремих критеріїв якості, потрібно сформувати загальний критерій(інтегральний, багатоцільовий, функцію якості, функцію цінності). Таким чином виникає ситуація, коли для оцінювання пристрою використовується критерій, а для нього самого оцінки якості не існує. Тому в практиці проектування складні загальні критерії якості не популярні. Достатньо визнаним можна, напевно, вважати критерій АТ, де А-апаратна складність пристрою, Т-час розв’язання задачі [1].
2.2 Реалізація логічної функції
Таблиця 2.1 – Вихідні дані для реалізації логічної функції
Варіант
Номер константи
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
1
0
1
1
1
1
Х
Х
0
1
0
0
Х
Х
1
1
Задану функцію мінімізуємо за допомогою діаграми Вейча (див. рис. 2.1).
Рис.2.1 – Мінімізація логічної функції за допомогою діаграм Дейча
Записуємо результат мінімізації у вигляді суми диз’юнкцій:
Приведемо отриману функцію до заданого базису АБО-НІ:
2.3 Вибір типу логічного елемента
Логічний елемент АБО-НІ. Для побудови схеми АБО-НІ (рис. 2.2) на m входів необхідно підключенням транзисторів p-типу і паралельне вмикання m транзисторів n-типу.
Відкритий стан схеми (на вході напруга низького рівня ) забезпечується, якщо хоча б на один із входів подано напругу низького рівня. При цьому один із n-канальних транзисторів, що відповідає цьому входу, відкрився, а відповідний йому транзистор p-канальних транзисторів у послідовному ланцюзі закритий. Закритий стан схеми (на вході напруга високого рівня) забезпечується, якщо на всі входи подано напругу низького рівня. При цьому всі p-канальні транзистори відкриті, а всі n-канальні закриті.
Перевагами КМОН логіки перед іншими видами є такі:
низька споживна потужність;
широкі робочі діапазони напруги живлення і температури;
висока завадостійкість;
температурна стійкість;
висока навантажувальна здатність.
Рис. 2.2 – Схеми базового елементу АБО-НІ КМОН типу
В нашому випадку для практичної реалізації на КМОН логіці підходить мікросхема К564ЛЕ10, що зображено на рис. 2.3. Її характеристики представлено в табл. 2.2.
Рис.2.3- Мікросхема серії – К564ЛЕ10
Таблиця 2.2 - Основні параметри КМОН
1
вхідний струм, мкА, не більше:
низького рівня
високого рівня
0,01
0,01
2
вихідна напруга, В
низького рівня, не більше
високого рівня, не менше
0,5
0,5
3
вихідний струм, мА:
низького рівня, не більше
високого рівня, не менше
10
10
4
навантажувана здатність
10
5
час затримки розповсюдження сигналу, нс, при:
вмиканні
вимиканні
Сн=15пФ
35
35
6
середній струм споживання, мкА, не більш
0,75
7
завадостійкість, В, не більше
1.5–3
8
частота переключення, МГц, не більше
1
9
максимальна напруга живлення, В
15
10
максимальна напруга на вході, В
4,99
11
мінімальна напруга на вході, В
0,01
12
напруга живлення, В
3–15±10%
13
максимальна ємність навантаження, пФ
500
14
діапазон робочих температур
-10…+70
3 ЛОГІЧНЕ ПРОЕКТУВАННЯ ТРИЕРНОЇ СХЕМИ
3.1 Теоретичні відомості
Тригер – це елементарний цифровий автомат з двома стійкими станами. Одному з цих станів присвоюється значення 1, а іншому – 0. Стан тригера та значення двійкової інформації, що зберігається, визначаються прямим та Q інверсним вихідними сигналами. Якщо на прямому виході Q є потенціал, який відповідає логічній 1, то тригер знаходиться в одиничному стані (при цьому потенціал на інверсному виході відповідає логічному 0). В протилежному випадку тригер знаходиться в нульовому стані.
Схеми тригерів можна розділити на декілька типів: зі встановлюючими входами – RS-тригер, з лічильним входом – Т-тригер, а також D-тригер, JK-тригер та інші.
Закони функціонування тригерів задаються таблицями переходів з компактним записом, при якому в стовбці стану може бути вказано, що новий стан співпадає з попереднім або є його запереченням [8].
3.2 Синхронний RS-тригер на трьох тригерах
Варіант схеми тригера, яка має повне блокування входів, тобто тригера СFRS-типу зображений на рис. 3.1. Як видно з діаграми (рис. 3.1,б), такий тригер після надходження на вхід С фронту ТІ не реагує на змінення інформації на його входах за будь-яких комбінацій вхідних сигналів, в тому числі і при R=S=0(момент t11). Цього досягають за рахунок уведення до складу тригера додаткового пристрою, виконаного на вентилях D1-D3, і зв'язків з виходів вентилів D4,D5 на вхід вентиля D1,і з виходу D3 на входи вентилів D4, D5. При всіх комбінаціях вхідних сигналів (крім комбінації R=S=0) такий тригер працює аналогічно тригеру ,схема якого показана на рис.4.26.Нехай тригер знаходиться в стані Q=1, на його вході R діє рівень 1, а на вході С - рівень 0 (момент t0 на рис. 3.1, б). У цьому випадку має місце такий розподіл рівнів на виходах вентилів: D1=D3=D5=D6=D7=D8=1,D2=D4=D9=0, тобто вентиль D7 підготовлений до
перемикання . В результаті з надходженям ТІ (момент t1) сформується блокувальний сигнал на виході вентиля D7, тригер переходить у стан Q=0 і не
буде реагувати на змінення інформації на його входах. Аналогічно при комбінації сигналів S=1, R=0 (момент t2) тригер переходить в стан Q=1. При комбінації сигналів R=S=0 і С=1 на виході вентиля D3 сформується сигнал з рівнем 0, який блокує прийом інформації через вентилі D4 і D5. В результаті змінення інформації на входах тригера не буде впливати на його роботу (момент t11).
Рис 3.1 - Схема RS-тригера (а); його умовне позначення (в); діаграма роботи (б)
3.3 Логічне проектування тригерної схеми
Таблиця 3.1 – Завдання, для проектування тригерної схеми
Тип тригера
Особливості побудов
Таблиця переходів
Базис
X1(t)
X2(t)
X3(t)
Q(t+1)
RS-синхр
на трьох тригерах
0
0
0
Q(t)
І – АБО
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
Q(t)
1
0
1
0
1
1
0
0
1
1
1
0
Таблиця 3.2– Таблиця переходів синхронного RS-тригера
R
S
Q(t+1)
0
0
Q(t)
0
1
1
1
0
0
1
1
–
Враховуючи, яким повинен бути стан тригерної комірки залежно від комбінації вхідних сигналів, (по таблиці переходів) перетворюємо таблицю переходів таким чином:
Таблиця 3.3 – Перетворена таблиця переходів RS- тригера
X1(t)
X2(t)
X3(t)
Q(t+1)
R
S
0
0
0
Q(t)
0
0
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
0
1
1
0
0
Q(t)
0
0
1
0
1
0
1
0
1
1
0
0
1
0
1
1
1
0
1
0
За допомогою діаграм Вейча мінімізуємо функції R (див.рис.3.2) та S (див. рис.3.3) і переводимо в базис АБО-НІ:
Рис. 3.2 – Мінімізація логічної функції R
Рис. 3.3– Мінімізація логічної функції S
Схема RS тригера на трьох тригерах представлена в додатку З, часові діаграми її роботи – в додатку К.
3.4 Синтез стандартного D- тригера
Тригером D –типу, відомим у літературі під назвою тригера затримки, називають елементарний автомат з одним інформаційним входом. На рис. 3.4 відображена структура тактового D –тригера, яка широко використовується для побудови регістрів та в пристроях керування
Рис.3.4– Схема тактового D –тригера в базисі АБО-НІ
Синхронний D –тригер зі статичним керуванням запасом можна отримати з RS–тригера, якщо на вхід R подати інвертований сигнал S. Але краще використовувати для інвертування елементи які вже є. При відсутності тактового імпульсу (С=0) ЛЕ 1 та 2 знаходяться в одиничному стані (S=1, R=1) незалежно від інформації на D –вході стани тригера не змінюються [3].
При С=1, D=1 на виході ЛЕ 1 формується рівень “0” (R=0), який встановлює елементи 2 та 3 в “1” (R=1, Q=1) та потім ці “1” підтримують “0” на виході ЛЕ 4.
При С=1, D=0 на виході ЛЕ 1 буде “1” (S=1), яка разом з С=1 формує “0” на виході ЛЕ 2 (R=0), рівень “0” встановлює ЛЕ 4 в “1”. Дві логічні “1” на вході ЛЕ 3 підтримують “0” на його виході (Q=0) [1].
Таблиця 3.4 – Таблиця переходів D –тригера
D
з 0 в 0
з 0 в 1
з 1 в 0
з 1 в 1
0
1
0
1
Використовуючи таблицю переходів, представимо схему перетворень відповідно до варіанту у таблиці.
Таблиця 3.5 – Перетворена таблиця для синтезу D –тригера
№
X1
X2
C
Q(t)
Q(t+1)
D
0
0
0
0
0
0
0
1
0
0
0
1
1
1
2
0
0
1
0
1
1
3
0
0
1
1
1
1
4
0
1
0
0
1
1
5
0
1
0
1
0
0
6
0
1
1
0
0
0
7
0
1
1
1
0
0
8
1
0
0
0
0
0
9
1
0
0
1
1
1
10
1
0
1
0
1
1
11
1
0
1
1
1
1
12
1
1
0
0
1
1
13
1
1
0
1
0
0
14
1
1
1
0
0
0
15
1
1
1
1
0
0
За допомогою діаграм Вейча мінімізуємо дану функцію:
Рис.3.5 - Мінімізація логічної функції D
Приводимо функцію D до заданого базису АБО-НІ:
D=
Схема D тригера представлена в додатку Л, часові діаграми її роботи – в додатку М.
ВИСНОВКИ
В даному курсовому проекті проведені розрахунки, у відповідності з вимогами технічного завдання і отримано такі результати:
В першій частині даного курсового проекту було розраховано найпростіший насичений транзисторний ключ з напругою живлення 6 В, споживаною потужністю 31 мВт, технологічним допуском 30%, ємністю навантаження 8 пФ та промодельоване в програмі MicroCap 8.0. Для розрахунку обрано транзистор 2S1F4, у якого відносно низька напруга живлення та (коефіцієнт підсилення по струму).
В другій частині одержано мінімальну форму і побудовано принципову схему ЛЕ для реалізації чотирьохмісної логічної функції заданою таблицею для заданого типу ЛЕ. Відповідно до завдання схему ЛЕ , яка реалізує отриману функцію .
Далі здійснено вибір відповідної серії мікросхеми заданого логічного елементу, який реалізує функцію І-НІ, та має коефіцієнт об‘єднання по входу – 3, коефіцієнт розгалуження – 15, час затримки - 5 нс для синтезу тригерної схеми. В курсовому проекті були приведені основні характеристики логічного елементу КМОН-типу, згідно із завданням.
В заключній частині курсового проекту синтезована тригерна схема на основі вибраних в другому розділі логічних елементів згідно з таблицею переходів, заданою в технічному завданні. Для синтезу обрано синхронний RS-тригер на трьох тригерах. Після побудови схеми було проведено її моделювання в програмному пакеті MicroCap 8, в результаті чого отримано часові діаграми переключень схеми, які повністю відтворюють роботу схеми.
Таким чином, вимоги технічного завдання були виконані в повному обсязі.
СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ
О.Д. Азаров, В.В. Байко, М.Р. Обертюх Комп`ютерна електроніка, частина 2. Елементи цифрових схем. – Вінниця: ВДТУ 2002. – 170с.
Л.А. Мальцева, Є.М. Фромберг, В.С. Ямпольський Основы цифровой техники. -М.: Радио и связь, 1987.-128с.
В.Л. Шило Популярные цифровые микросхемы: Справочник. 2-е изд., испр. – Челябинск: Металлургия, Челябинское отд., 1989. – 352 с.
Е.А. Зельдин Триггеры. – М.: Энергоатомиздат, 1983. – 96 с.
В.А. Батушев, В.Н. Вениаминов, В.Г. Ковалев, О.Н. Лебедев.-2-е изд., перераб. и доп.- М.: Радио и связь, 1984.-272 с.
Игумнов Д. В., Корольов Г.В., Громов И.С. Основы микроэлектроники: Учеб. Для техникумов по спец. «Производство изделий электр. техники». – М.: Высш. шк.., 1991. – 254 с.: ил.
М. И. Богданович , И. Н. Грель, С. А. Дубина Цифровые интегральные микросхемы: Справочник / 2-е издание, перераб. и доп. – Минск: Беларусь, Полымя. 1996. – 605 с.: ил.
Самофалов К.Г., Корнейчук В.И., Тарасенко В.П. Цифровые ЭВМ: Теория и проэктирование / Под общ. ред. К.Г.Самофалова – 3-е изд., перераб. и доп. – К.: Выща шк. Головное изд-во, 1989. – 424 с., 124 ил. – Библиогр.: 21 назв.
9. Ерофеев Ю.Н. Импульсная техника: Учеб. пособие для радиотехн. спец. вузов. – М.:Высш.шк., 1984. – 391 с.: ил.
10. О. Д. Азаров, В. В. Байко, Л. В. Крупельницький Методичні вказівки до виконання курсового проекту з дисципліни ”Комп’ютерна електроніка” Вінниця , ВДТУ, 2001. – 46с. Укр. мовою.
ДОДАТКИ
Додаток А
Таблиця відповідності позначення елементів на схемах
Позначення елементів у середовищі моделювання MICROCAP8
Позначення елементів згідно ДСТУ ГОСТ
Додаток Б
Принципова схема логічної функції на елементах
КМОН логіки
Додаток В
Додаток Г
Додаток Д
Схема цифрового ключа
Додаток
Додаток З
Додаток К
Додаток Л
Додаток М
02.04.2013 19:04-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора