РОЗРОБКА ОБЧИСЛЮВАЛЬНОЇ СИСТЕМИ ОБРОБКИ АНАЛОГОВОЇ ІНФОРМАЦІЇ. Курсова робота з Архітектура комп’ютерів та комп’ютерних систем . Робота № 523945

Перехід до торгівельного партнера Binance

РОЗРОБКА ОБЧИСЛЮВАЛЬНОЇ СИСТЕМИ ОБРОБКИ АНАЛОГОВОЇ ІНФОРМАЦІЇ

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Не вказано

Факультет:

РТ

Кафедра:

Кафедра САПР

Інформація про роботу

Рік:

2011

Тип роботи:

Курсова робота

Предмет:

Архітектура комп’ютерів та комп’ютерних систем

Завантажити

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти і науки України Національний університет „Львівська політехніка” Кафедра „САПР” Курсова робота з курсу “Архітектура комп’ютерів” РОЗРОБКА ОБЧИСЛЮВАЛЬНОЇ СИСТЕМИ ОБРОБКИ АНАЛОГОВОЇ ІНФОРМАЦІЇ Керівник: Львів – 2011 З а в д а н н я до курсової роботи з дисципліни „ Архітектура комп’ютерів ” Тема курсової роботи: Розробка обчислювальної системи обробки аналогової інформації. Постановка задачі: Розробити компоненти технічного і програмного забезпечення мікропроцесорного пристрою на базі МП КР580ВМ80, який включає аналогово-цифровий і цифро-аналоговий перетворювачі і виконує функцію цифрової обробки аналогової інформації. Термін здачі: 04.02.11. Початкові дані: Останні дві цифри залікової книжки nm = 59. За формулою li={([mn/ki]+{mn/ki})/ki}+1 одержано такі результати: k1 = 19 l1 = 6 рівняння k2 = 3 l2 = 1 розрядність АЦП – 8 k3 = 2 l3 = 1 полярність вхідного сигналу – однополярний k4 = 17 l4 = 12 організація обміну МП з АЦП – через програмне опитування з порта А, використовуючи КР580ВВ55 з режимом роботи 0. Виконати фільтрацію вибірок 128 раз. k5 = 8 l5 = 3 вид функціонального вузла – системний контролер з використанням К589ИР12 k6 = 25 l5 = 12 Об’єм ОЗП і організація мікросхем пам’яті: 8К з організацією 4096х1. Анотація Студент групи „Розробка обчислювальної системи обробки аналогової інформації”. Курсова робота. – НУ „Львівська політехніка”, каф.: САПР, дисципліна: „Архітектура комп’ютерів”, 2010. Курсова робота складається з 36 сторінок, 10-ти таблиць, 22-х схем, додатків. В даній курсовій роботі розроблено компоненти апаратного і програмного забезпечення мікропроцесорного пристрою, який включає аналогово-цифровий і цифро-аналогові перетворювачі і виконує обробку за функціональною залежністю аналогового сигналу. Дана робота охоплює ввід і первинну обробку аналогової інформації, подальшу цифрову обробку інформації за програмою і вхідними даними, а також вивід обробленої інформації в аналоговій формі для подальшого використання. ЗМІСТ Завдання…………………………………………………………………………………………..2 Анотація…………………………………………………………………………………………..3 Перелік умовних скорочень……………………………………………………………………..5 Вступ……………………………………………………………………………………………...6 1. Синтез аналогової схеми фільтру…………………………………………………………….7 2. Синтез структурної схеми цифрового фільтра ……………………………………………...8 3. Вибір і обґрунтування типу АЦП і ЦАП…………………………………………………….9 3.1. Вибір типу АЦП……………………………………………………………………………..9 3.2. Вибір ЦАП………………………………………………………………………………….13 3.3. Структура представлення даних………………………………………………………….15 4. Структурна схема та алгоритм функціонування МПП……………………………………17 4.1. Опис структурної схеми МПП ……………………………………………………………17 4.2. Розподіл адресного простору……………………………………………………………...19 4.3. Алгоритм функціонування МПП…………………………………………………………21 5. Загальна структура програми роботи МПП………………………………………………..23 5.1. Опис програм вводу–виводу………………………………………………………………24 5.2. Опис підпрограми обробки інформації…………………………………………………..26 5.3.Оцінка верхньої фінітної частоти вхідного аналогового сигналу………………………29 6. Опис функціонального вузла системний контролер з використанням КР580ВК28…………………………………………………………………………………..32 Аналіз результатів та висновки………………………………………………………………..34 Література……………………………………………………………………………………….35 Додаток………………………………………………………………………………………….36 Перелік умовних скорочень АЦП - аналогово-цифровий перетворювач БЕ - буферний елемент ВІС - великі інтегральна схема ВОЗП - внутрішній запам’ятовуючий пристрій ГТІ - генератор тактових імпульсів ДША - дешифратор адреси ЕОМ - електрона обчислювальна машина ІС - інтегральна схема КП - контролер переривань КСІ - керуюче слово ініціалізації КСО - операційне керуюче слово МК - мікроконтролер МП - мікропроцесор МПП - мікропроцесорний пристрій МПС - мікропроцесорна система ОЗП - оперативний запам’ятовуючий пристрій ОП - оперативний підсилювач ПЗП - постійно запам’ятовуючий пристрій ППІ - паралельний програмований інтерфейс; РКС - регістр керуючого слова; СК - системний контролер; СШ - системна шина; ТГ - тактовий генератор; ТТЛ - транзисторно–транзисторна логіка; ЦАП - цифро-аналоговий перетворювач ЦФ - цифровий фільтр ША - шина адрес ШД - шина даних ШК - шина керування Вступ Успіх інтегральних технологій привів до появи великих інтегральних схем з густиною розміщення компонентів до десятків та сотень тисяч транзисторів на одному кристалі. Степінь інтеграції підвищується в даний час великими темпами, густина ВІС з кожним роком подвоюється, звідси випливає, що відношення об’єму випуску заказаних ВІС, призначених для реалізації конкретних логічних схем до кількості типів ВІС зі збільшенням степені інтеграції зменшується. Замовлені ВІС в більшості випадків не вигідні для їх виготовлення і замовника-розробника цифрових систем, так як будь яка нова логічна схема потребує створення дорогої вузькоспеціалізованої ВІС. Вихід з даної ситуації полягає в підході в основі якого лежить використання можливості програмування на рівні логічного елемента. На даний час найбільш широко використовуються програмні логічні матриці різних рівнів і ВІС з багатократним програмуванням – керовані логічні матриці, мікропроцесори і мікро-ЕОМ. Основною частиною цифрового пристрою, в якому відбувається обробка інформації є процесор. Процесор складається з операційного пристрою і пристрою керування. Очевидно що МП не може функціонувати без інших інтегральних схем, що виконують функції синхронізації та узгодження. Сукупність інтегральних схем, сумісних по конструктивно-технологічному виконанню і призначених для сумісного використання при побудові мікропроцесорних систем, називається мікропроцесорним комплексом. Таким чином , МП виконує арифметичні та логічні операції, аналізує та приймає рішення , що міняють процес обрахунків, керує процесом вводу та виводу інформації. Операційний пристрій складається з регістрів суматорів лічильників і т. д. В ньому виконуються арифметичні та логічні операції у відповідності з командами, які поступають з пристрою керування. Пристрій побудований за способом схемної логіки, будується на інтегральних схемах різного ступеня інтеграції , в тому числі на спеціалізованих ВІС шляхом вибору певного комплекту інтегральних мікросхем і способу вибору їх з’єднання. Функціонування його полягає в генерації послідовності керуючих сигналів , які виробляються керуючим пристроєм під дією синхронізуючих імпульсів. Функціонування такого пристрою серйозно залежить від схеми з’єднання. При такій організації операційного пристрою та пристрою керування вони є вузькоспеціалізовані і будь яка зміна алгоритму функціонування або різноманітних коефіцієнтів в розрахункових співвідношеннях вимагає або повної заміни мікросхем, або їх доповнення і зміни схеми з’єднань цих мікросхем. Розвиток мікроелектроніки та цифрових методів привів до нового напрямку в створенні радіоелектронних засобів, які будуються на принципах програмованої логіки. Тепер інженер розробляє електронну схему ,яка є уніфікованою а також алгоритм функціонування пристрою і програму роботи цього пристрою, тобто функції розробника апаратури перемістилися зі схемної області в програмну.З застосуванням МП стало можливим в радіоелектронних пристроях широко провадити принцип програмованої логіки, який полягає в тому, що всі перетворення, що відбуваються в ОП здійснюються за програмою записаною в пам’яті і реалізують функціонування радіоелектронного процесу. 1. Синтез аналогової схеми фільтру Схема на активних елементах базується на використанні операційних підсилювачів. На їх основі працюють вузли, що реалізують операції диференціювання, інтегрування, інвертування, сумування тощо. Необхідно реалізувати таку функціональну залежність: Схема 1. Функціональна схема аналогового фільтра на активних елементах. Із вигляду схеми і функціональної залежності робимо висновок щодо коефіцієнтів: 2. Синтез структурної схеми цифрового фільтра Дискретизація аналогового рівняння полягає в заміні безперервної величини її дискретними відліками (x(t)→xn, y(t)→yn) і відповідними перетвореннями похідних та інтегралів. Задана функціональна залежність: перетворюємо в: . Виконавши вищезгадані перетворення, отримуємо: На схемі 2 зображена структурна схема апаратної реалізації цифрового фільтра, що описується вищенаведеним рівнянням. Схема 2. Структурна схема реалізації ЦФ. (XY - елемент множення; DL - елемент затримки; ( - суматор) 3. Вибір і обґрунтування типу АЦП і ЦАП У відповідності з критеріями даної роботи розрядність АЦП має бути 8 біт, а ЦАП 8 біт. Критерієм вибору АЦП і ЦАП (крім розрядності) можуть бути наступні параметри: Час перетворення – визначається інтервалом часу від моменту досягнення вихідного сигналу до моменту подачі цифрового сигналу до моменту досягнення вихідним сигналом встановленого значення; Похибка перетворення – найбільше значення відхилення значення аналогового сигналу від розрахункового; Нелінійність – максимальне відхилення лінійно наростаючої напруги від прямої лінії, яка з’єднує точку нуля і максимального вихідного сигналу. 3.1. Вибір типу АЦП Перетворення аналогового сигналу в цифровий здійснюється за допомогою АЦП і представляє собою вимірювальний процес, який полягає в порівнянні аналогового сигналу з еталонною напругою, значення якої відомо наперед з великою точністю. В результаті цього неперервне значення сигналу замінюється найближчим еталонним значенням напруги, іншими словами, відбувається процес квантування по рівню. Відомості про АЦП, які можуть бути використані в даній курсовій роботі, наведені в таблиці 1: Таблиця 1 Мікросхема Вид перетворення Час перетво- рення, t, мкс m Похибка неліній-ності, МР Диф. нелінійність, МР Абс. похибка перетво-рень Розряд-ність К572ПВ3 Послідовне наближення 7,5 18 -0,5..+0,5 -0,75..+0,75 -3..3 8 К572ПВ4 Послідовне наближення 25 28 -0,5..+0,5 -0,5..+0,5 -1..+1 8 (n - кількість двійкових розрядів; - час перетворення; m - кількість виводів мікросхеми) Мікросхема К572ПВ4 належить до мікроелектронної системи збору даних . Досягнення в області розвитку мікроелектронних ЦАП і АЦП дозволяють створювати на їхній основі складні багатофункціональні, високонадійні, прецизійні перетворювальні системи, які широко використовуються при цифровій обробці сигналів. Перспективними, з цієї точки зору, є розробки ВІС і НВІС систем збору, обробки і розподілу даних, призначених для нормалізації сигналу, перетворення його в цифрову форму, введення даних у МП або мікро-ЕВМ, їх обробки і представлення у відновленому виді. За останні роки створено кілька типів напівпровідникових СВІС перетворювальних систем серій К572, К1813. Мікросхема К572ПВ4 аналого-цифрового перетворення (АЦП) даних призначена для перетворення аналогових сигналів, що надходять по восьми паралельних каналах, у цифровий код з наступним його збереженням в ОЗП і зчитуванням МП у режимі прямого доступу до пам'яті. Мікросхема АЦП К572ПВ4 виготовлена за КМОП технологією. Часові діаграми вхідних і вихідних сигналів зображені на схемі 4. Система збору даних забезпечує безпосереднє сполучення з МП, що мають як роздільні, так і загальні шини адрес і даних. Керування К572ПВ4 здійснюється від МП логічними сигналами ТТЛ і КМОП рівнів. Режим прямого доступу до пам'яті реалізується відповідно до алгоритму послідовної обробки аналогових сигналів по восьми незалежних входах. Схема 3. Часові діаграми вхідних і вихідних сигналів АЦП Схема 4. Функціональна електрична схема АЦП Схема 5. Принципова електрична схема АЦП КР572ПВ4 Нумерація і призначення виводів мікросхеми КР572ПВ4,електричну схему якої показано на схемі 6: 1 – вихід мультиплексора В; 2-9 — входи мультиплексора 0 (AIN7) — 7 (AINO); 10 — опорна напруга UREF1; 11— опорна напруга UREF2; 12 — вибір каналу і початок перетворення STAТ; 13 — вхід керування зчитуванням даних ОЗП CS; 14 — загальний вивід 0; 15 — вхід тактових імпульсів CLK; 16 — вхід керування при звертанні до ОЗП ALE; 17-19 — адресні входи А0-А2; 20 — цифровий вихід 8 (СР) (DВ7); 21—26 — цифрові виходи 2-7 (DВ6)—2 DВ1); 27 — цифровий вихід 1 (МР) (DВ0); 28 — напруга джерела живлення Ucc Мікросхема К572ПВ4 забезпечує стабільну роботу при напрузі живлення Ucc =5 В ±5% у наступних режимах: однополярному (позитивної полярності) з зміною вхідного, напруги в діапазоні від 0 до 2,5 В призначеннях UREF1=2,5 В і UREF2=0, однополярному (негативної полярності) зі зміною вхідної напруги в діапазоні від -2,5 В до 0 при значеннях UREFl = 0 і UREF2= - 2,5 В; біполярному зі зміною вхідних напруг у діапазоні від — 1,25 В до 1,25 В при значеннях UREF1 = 1,25 В и UREF2 = — 1,25В. Функціональну схему АЦП К572ПВ4 показано на схемі 5. В його всклад входять аналоговий мультиплексор (АМП) для переключення вхідних каналів, сам АЦП, внутрішня пам‘ять (ВОЗП) об’ємом 64 біти (організація 8 × 8) для збереження результатів перетворення по кожному з каналів, вихідний буфер (БР) з трьома станами, схема управління (СУ) з послідовним опитуванням каналів, фіксацією адреси, записом і зчитуванням інформації Схема 6. Схема підключення АЦП до МПС По заданому алгоритмі мікросхема К572ПВ4 робить послідовне опитування і вибір каналу з наступним перетворенням вхідної напруги. Перераховані операції здійснюються за подачею сигналу STAT (вивід 12). Цей сигнал у випадку роботи з нульового каналу більшу частину періоду перетворення представляє логічним 0. Протягом усього періоду перетворення, рівного сумі часів tc – часу перетворення для кожного з восьми каналів, цифрова інформація зберігається в ВОЗП. Це забезпечує прямий доступ до пам’яті АЦП у кожній з моментів часу. Наступна зміна даних у ВОЗП відбувається наприкінці кожного циклу, перетворення, причому тільки в стовпці, що відповідає номеру опитуваного каналу. Запис інформації в ВОЗП проводиться по сигналу WR, а зчитування – по сигналу RD. Адреса вибору каналу визначається у відповідності, зі значенням цифрового коду, записаного в адресні шини А0- А2 (виходи 17—19). При звертанні до ВОЗП дані про стан адресних шин А2 — А0 надходять у регістр адреси АЦП при високому рівні логічного сигналу ALE (вивід 16) і фіксується при його нульовому рівні. Зчитування цифрової інформації ВОЗП на вихідну 8-розрядну шину здійснюється при подачі на вхід CS (вивід 13) сигналу логічний 0, після чого комірки буферного регістра переходять зі стану високогоімпедансного в провідний стан. Аналого-цифровий пристрій здатний обмінюватися цифровою інформацією з КМОП і ТТЛ (малопотужними) ВІС і МП. При частоті послідовностей тактових імпульсів на вході CLK (вивід 15) 1.6 МГц., яка співпадає по значенню з частотою перетворення, то час tпр АЦП не перевищує 25 мкс. на канал. Для вибору відповідного режиму роботи АЦП непотрібно спеціальних сигналів керування, так як режим забезпечується комбінацією значень UREF1 і UREF2. При чому, значення які подаються в діапазоні від -2.5 до +2.5 визначають мінімальне та максимальне значення вхідного сигналу для перетворення. Зміні вхідної аналогової напруги UIRN у межах від 0 до 2,5 В і від -2,5 В до 0 відповідає зміна вихідного коду від 00...00 до 11...11. У біполярному режимі роботи СР вихідного коду стає знаковим. Зміні UIRN у межах від -1,25 до 1,25В відповідає зміна вихідного коду від 00..00 до 11.. 11. Тобто це є прямий знаковий код додатне значення (+) рівне від 00..00 до 01..11, а від’ємне (-) від 10..00 до 11.11. 3.2. Вибір ЦАП Згідно варіанту, необхідно використати 8-розрядний ЦАП. Основні параметри мікросхеми ЦАП: Таблиця 2 Мікросхема n Похибка не лінійності , МР(%) tпер , мкс Абс. похибка перетворень m К1118ПА1 8 -0,5(-0,195) ...0,5(0,195) 0,04 -5.. +5 мА 16 (n – кількість двійкових розрядів, tпер. – час перетворення, m – кількість виводів мікросхеми) Мікросхема швидкодіючого 8-мирозрядного ЦАП КП18ПА1 призначена для перетворення паралельного двiйкового коду в струм і сумісна з ЭСЛ ЦІС. Вона застосовується в системах обробки високочастотних сигналів, системах збору й обробки даних, вимірювальної і телевізійній техніці, пристроях вводу-виводу ЕОМ і ін. Схема 7. Принципова електрична схема ЦАП К1118ПА1 Нумерація і призначення виводів мікросхеми К1118ПА1, електричну принципову схему якої показано на схемі 8: 1— цифровий вхід 8 (МР); 2—7 — цифрові входи 7—2; 8 — цифровий вхід 1 (СР); 9 — напруга джерела живлення Ucc; 10 — що інвертує вхід підсилювача Ку; 11 — корекція підсилювача; 12 — опорна напруга UREF; 13 — незадіяний вивід; 14 — вихід; 15 — вихід що доповнює; 16 — загальний. Номінальне значення напруги джерела живлення для ЦАП К1118ПА1 Ucc = —5,2 В, а його припустимі відхилення можуть знаходитися в межах ±5%. Амплітуда напруг пульсації не повинна перевищувати 65 мВ. Номінальне значення опорної напруги UREF складає 10,56 В при стабільності ±1 %, а амплітуда пульсацій не перевищує 5 мВ. На схемі 9 можна побачити приклад включення ЦАП К1118ПА1 для роботи від ТТЛ сигналів керування. В якості перетворювачів рівня використані D1 і D2 (ІС К500ПУ124 ). Резистори R1 і R2, які під’єднані до джерела напруги зміщення 5В і виходу ЦАП, забезпечує діапазон UORN від -1 В до 1В. Схема 8. Принципова електрична схема підключення ЦАП для роботи з ТТЛ логікою В режимі перетворення вхідного коду в напругу необхідно слідкувати, щоб при будь-якому коді, вихідна напруга (на резисторах навантаження) не виходила за межі –1.3 і 2.5В. Схема 9. Схема підключення ЦАП до МПС 3.3. Структура представлення даних Структура даних, які входять в рівняння цифрового фільтра, визначається коефіцієнтами рівняння і заданою розрядністю АЦП. Вхідний сигнал є біполярним , розрядність АЦП дорівнює 8. Тоді, результат перетворення АЦП в залежності від вхідного сигналу подано у вигляді таблиці 3: Таблиця 3 Вхід Код +Uxmax 255 +Uxmax/2 127 0 0 Для двополярної вхідної напруги Uxn матиме залежність з вихідним кодом АЦП xn Uxn = Uxmax(xn/27 -1). Результат перетворення 8 - розрядного блоку ЦАП в залежності від цифрового коду yn вихідної напруги Uyn подано у вигляді таблиці 4. Таблиця 4 Код Вихід ЦАП 28-1 +Uymax 27-1 +Uуmax/2 0 0 Підставимо залежності у рівняння цифрового фільтра : Uymax yn /28 = a × Uxmax xn/28 + b × Uxmax xn-1/28 + c × Uymax yn-1/28, (Uymax/Uxmax )yn = a × xn + b × xn-1 + c ×(Uymax/Uxmax )yn-1, yn = a × (Uxmax/Uymax ) xn + b × (Uxmax/Uymax )xn-1 +c × yn-1. Коефіцієнти цифрового фільтру при xn, xn-1 залежать від співвідношення напруг (Uymax/Uxmax ) на вході АЦП і виході ЦАП даного МПП. Тому при аналізі структури даних ми вибирати перетворювачі з електричними параметрами (Uymax/Uxmax ) = 1. Згідно завдання розрядність вхідного сигналу є рівною 8, тому що така розрядність АЦП, тобто для представлення xn і xn-1 потрібно 1 байт . Оскільки сигнал є двополярним, то один біт знаковий (7-й). Визначимо скільки розрядів займатиме результат yn. Для заданого рівняння у вигляді (2.4), або (2.8) де коефіцієнти: ω– це величина постійна. Коефіцієнти a, b, c, d можуть бути будь-якими, в залежності від значень ω та Δt Всі значення коефіцієнтів будуть меншими одиниці, при значеннях τ1, τ2 меншими одиниці. Тому ymax > xmax. Отже, для коефіцієнтів треба 8 розрядів (8-мий відповідає за знак коефіцієнта). В свою добутки а × xn, b × xn-1, c × yn-1, d × zn-1 відводимо по 16 розрядів тому що добуток 8-ми розрядного і 8-ми розрядного чисел не перевищує 16 розрядів. Отже, максимальне значення yn буде 19 розрядів, тому що максимальна сума чотирьох 16-ти розрядних чисел не перевищує число в 19 розрядів. А так як в мене ЦАП 8-ми розрядний то виводиться лише 8 старших розрядів, а решта 11 неінформативні. Це пов’язано з тим, що в процесі мікропроцесорної обробки накопичуються похибки квантування АЦП, похибки округлення арифметичних операцій, похибки трансформацій та інші, які не доцільно відтворювати на виході ЦАП. Тому перед записом в ОЗП ми зсуваємо значення yn вправо на 10 розрядів. І ми дістаємо 8 старших розрядів. Дані представляються у вигляді послідовності комірок пам’яті, щоб краще зрозуміти їх розміщення в оперативній пам’яті, це показано на схемі 10. 7 6 5 4 3 2 1 0 Схема 10. Структура представлення даних Дані розташовуються в пам’яті по 8 комірок, по одному байту. Отже одержана структура представлення даних визначає формати виконання арифметичних операцій в обчисленні вихідного значення цифрового фільтра. Знаходження добутків 8-ми розрядних чисел і сум 16-ти розрядних чисел. 4. Структурна схема та алгоритм функціонування МПП 4.1. Опис структурної схеми МПП Мікропроцесорний пристрій має типову структуру в яку входять різні пристрої: мікропроцесор, системний контролер, генератор тактових імпульсів та системна шина, до складу якої входять: шина адрес, шина даних і шина керування. До системної шини, роботою якої керує мікропроцесор, під’єднується внутрішня пам’ять (ПЗП та ОЗП) та інтерфейс пристроїв вводу–виводу (часто його називають контролером вводу–виводу), який здійснює інформаційне узгодження системної шини з периферійними або, як ще кажуть, зовнішніми пристроями (дисплей, принтер, клавіатура, АЦП, ЦАП та інші). Структурну схему МПП показано на схемі 11. Схема 11. Структурна схема МПП На схемі 12 присутні такі елементи: ГТІ – Генератор тактових імпульсів КР580ГФ24; МП – Мікропроцесор КР580ВМ80; ШФ – Шинний формувач КР5809ВА86; ША – Шина адрес, 16-ти розрядна; ШД – Шина даних, 8-ми розрядна; ШК – Шина керування, 12-ти розрядна; СК – Системний контролер К589ИР12; DA – Дешифратор адреси; ОЗП – Оперативний запам’ятовуючий пристрій КР541РУ2А; ПЗП постійний запам’ятовуючий пристрій; ППІ – Паралельний програмований інтерфейс КР580ВВ55; АЦП – Аналогово–цифровий перетворювач К572ПВ4; ЦАП – Цифро–аналоговий перетворювач К11118ПА1; ГТІ – в складі МПП призначений для синхронізації дій, які виконуються МП у певній послідовності. Генератор формує дві послідовності тактових імпульсів амплітудою 12В, які називаються F1 та F2. Крім формування послідовностей імпульсів F1 та F2 на ГТІ покладено ряд інших функцій, таких як синхроімпульсів F1ТТЛ та F2ТТЛ рівнів ТТЛ для синхронізації зовнішніх кіл, формування і синхронізації сигналів READY та RESET. МП – э основою будь-якого комп’ютера чи МПС, який здійснює потрібне перетворення інформації, керує процесом цього перетворення та роботою всіх компонентів, забезпечує передачу інформації між окремими компонентами пристрою чи системи, а також між пристроєм та зовнішніми елементами. Особливістю самого МП як пристою з програмованою логікою полягає у підпорядкуванні його структури програмі. Це означає, що функції, які реалізує МП, визначаються не стільки його структурою, скільки послідовністю команд, тобто керуючих інструкцій чи директив, що надходять з пам’яті на входи МП. Зміною цієї послідовності змінюється функція, яку виконує МП. ПЗП – призначений для постійного зберігання потрібних даних і програм. У випадку даного цифрового фільтру він зберігає програму, за якою працює цифровий фільтр, а також постійні коефіцієнти. ОЗП – служить для тимчасового зберігання інформації, потрібної для розрахунків – проміжних результатів, вхідних та вихідних даних. СК – служить для буферизації шини даних та запам’ятовування слова стану і формування на його основі керуючих сигналів, який видається на початку кожного машинного циклу на шину даних. ППІ – дозволяє добитися спряження пристроїв вводу–виводу з ШД МПП за допомогою інтерфейсних портів. Ці порти являють собою запам’ятовуючі регістри або комірки пам’яті з логічними схемами керування завантаження інформації. АЦП – перетворює вхідний сигнал (однополярний або двополярний) в бінарний код, в відповідності від своєї схеми включення. ЦАП – перетворює вхідний бінарний код в вихідний сигнал (в залежності від схеми включення в однополярний чи двополярний). Для реалізації МПП необхідні елементи наведені в таблиці 5. Таблиця 5. Позначення Опис Мікросхема ГТІ Генератор тактових імпульсів КР580ГФ24 МП Мікропроцесор КР580ВМ80 СК Системний контролер К589ИР12 ШФ Шинний формувач КР580ВА86 ППІ Паралельний програмований інтерфейс КР580ВВ55 АЦП Аналогово-цифровий перетворювач, 8-ми розрядний К572ПВ4 ЦАП Цифро-аналоговий перетворювач, 8-ми розрядний К1118ПА1 4.2. Розподіл адресного простору В адресний простір МП КР580ВМ80 входить 64К адрес пам’яті (216), що визначається 16 - розрядною адресною шиною. Мікропроцесор КР580ВМ80 може здійснювати синхронний і асинхронний обмін інформацією за даними адресами з пам’яттю (ПЗП, ОЗП) та зовнішніми пристроями. При обробці інформації МП зчитує коди команд, операнди і записує одержаний вміст в регістри РЗК або виконує обмін інформації з пам’яттю та зовнішніми пристроями. Можливі два підходи до організації звертання до пристроїв обміну інформації. Перший підхід використовує звертання до зовнішніх пристроїв, як до комірок пам’яті. Тобто, адресний простір, що відводиться для цих пристроїв включає 64К адрес. Однак, внаслідок повного вкладення адресного простору пристроїв вводу/виводу в простір адрес пам’яті, останнє пропорційно зменшується з збільшенням числа обслуговування зовнішніх пристроїв вводу/виводу. До переваг даного підходу можна віднести можливість використання різноманітних команд пересилання даних. Інший підхід використовує роздільне керування пам’яттю і зовнішніми пристроями. Лише тільки дві команди IN і OUT, в цьому випадку, призначені для обміну інформації з зовнішніми пристроями. Так, як для цих команд адрес для зовнішнього пристрою 8-ми розрядний, то МП КР580ВМ80 може звертатись до 256 пристроїв вводу і виводу. При цьому адресний простір пам’яті буде максимальним (64К). ПЗП 0000h jmp 0100h 0054h Обробник події 0100h Головна програма 1КБ ОЗП 8 КБ E001h a E002h b E003h c E004h d E005h xn E006h xn-1 E007h yn-1 E008h yn FFFFh SP коефіцієнти вхідний сигнал вхідний сигнал вихідний сигнал вихідний сигнал вказівник стеку Схема 12. Розподіл простору адрес в МПП. В даному завданні ОЗП є об’ємом 8К, а так щоб заадресувати такий об’єм пам’яті необхідно 13 ліній шини адрес ( початкова адреса 000h, кінцева адреса FFFh), то мною було прийнято рішення розбити умовно адресний простір для ПЗП та ОЗП так щоб коли на А15 (16-та лінія шини адрес) присутній сигнал низького рівня то звернення відбувалося до ПЗП, а при наявності сигналу високого рівня звертання відбувалося до ОЗП. Крім ОЗП і ПЗП в даній МПС присутні такі пристрої як: ППІ (паралельний програмований інтерфейс) Так як для ініціалізації необхідно записати відповідні керуючі слова то треба виділити адреси для пристрою. Для того щоб не зменшувати адресний простір мікропроцесора, звернення до пристроїв вводу–виводу буде відбуватися за допомогою команд IN та OUT. За допомогою цих команд можна заадресувати 256 пристроїв вводу-виводу. До ППІ необхідно підвести дві лінії шини адрес, комбінація значень на яких визначають порт, або РКС ППІ. Адреси портів ППІ вказані в таблиці 6. Таблиця 6. Адреса Значення 00h Порт А 01h Порт В 02h Порт С 03h РКС Схема 13. Функціональна схема дешифратора адреси ППІ Дешифратор адреси ППІ зображено на схемі 13. Лінії А2–А15 шини адрес йдуть до дешифратора адреси а решта А0–А1 йдуть до ППІ. 4.3. Алгоритм функціонування МПП При одночасному включенні живлення -5В; +5В і 12В (або послідовно у вказаному порядку) і поступленні тактових імпульсів на мікропроцесор з генератора тактових інтервалів Всі регістри і прапорці МП встановлюються в довільні стани. Після цього подається з ГТІ на вхід RESET МП сигнал високого рівня тривалістю не менше 3 тактів - лічильник команд (PC), тригер дозволу переривання (вихід INTE), а також тригер підтвердження захоплення (вихід HLDA) скидаються, і мікропроцесор починає вибірку з пам’яті команд, розміщених з нульової адреси. Ввід інформації з АЦП здійснюється в режимі програмного опитування. При готовності даних формується сигнал на певному розряді порта С, в певний момент часу МП переходить на команду зчитування даних з порта С і виділяє біт, який відповідає за готовність даних, якщо дані не готові, то повторне зчитування даних відбудеться через певний проміжок часу. Далі відбувається ввід інформації з АЦП. Введена інформація обробляється у відповідності до заданого рівняння і виводиться у вигляді аналогового сигналу через ЦАП. Для фільтра цифрової обробки, що описується рівнянням yn = a xn + b xn-1 + c yn-1 + с Zn-1 далі подано алгоритм функціонування МПП. Схема 14.1. Алгоритм функціонування МПП Схема 14.2. Алгоритм функціонування МПП Схема 15. Структура підпрограми вводу заначень 5. Загальна структура програми роботи МПП Основна програма функціонує згідно алгоритму. Вона починається з ініціалізації мікросхеми КР580ВВ55 для обміну з ЦАП і АЦП. Після того АЦП встановлюється (після гашення) в режим перетворення вхідного сигналу. org 100h lxi SP, 8FFFh ; Ініціалізація стеку 10 mvi A, a ; 7 sta F001h ; 13 mvi A, b ; Запис в пам`ять 7 sta F002h ; 13 mvi A, c ; коефіцієнтів А, В, С, D. 7 sta F003h ; 13 mvi A, d ; 7 sta F004h ; 13 mvi A, 10010000b ; 94h ; Ініціалізація ППІ 7 out 03h ; 10 mvi A, 00000001b ; 01h ; Гашення АЦП 7 out 03h ; 10 mvi A, 00000000b ; 00h ; Початок Перетворення 7 out 03h ; 10 mvi A, 00000010b ; 01h ; Виведення даних з АЦП 7 out 03h ; 10 mvi A, 0h ; Обнулення А 7 lxi H, 128 ; 10 push H ; 11 M: ; Мітка M CALL INPUTSIG ; Виклик підпрограми вводу вхідного сигналу 17 CALL CALCUL ; Виклик підпрограми обчислення значення 17 lda 8007h ; Завантаження вихідних даних yn 13 out 01h ; У ЦАП, через порт В ППІ 10 sta 8006h ; Збереження результату на місце попереднього результату yn-1 M1: ; Мітка M1 nop ; Затримка 4 in 03h ; Дані з порта С ППІ 10 ani 00010000b ; Виділення біту готовності 5 jc M1 ; Якшо дані не готові то перехід на РТ1 10 mvi a, 00001000b ; Встановлюємо переривання в «1» 7 out 03h ; Запис даних в порт С ППІ 10 pop H ; 10 sub A ; 4 mov A, L ; 5 sbi 1 ; 7 mov L, A ; 5 mov A, H ; 5 sbi 0 ; 7 mov H, A ; 5 push H ; 10 jnc FIN ; 10 jmp M ; Перехід на мітку M 10 FIN: hlt Головна програма виконується за 380 тактів

Курсова робота Архітектура комп’ютерів та комп’ютерних систем

AROS

15.05.2013 16:05-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись