Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Вивчення основних принципів роботи в середовищі системного редактора САПР ПЛІС ALDEC RIVIERA 2004
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
ІКТА
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2012
Тип роботи:
Звіт до лабораторної роботи
Предмет:
Комп’ютерні методи аналізу та проектування електронних засобів
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»
ІКТА
кафедра ЗІ
З В І Т
до лабораторної роботи №1
з курсу: «Комп’ютерні методи аналізу та проектування електронних засобів»
на тему: «Вивчення основних принципів роботи в середовищі системного редактора САПР ПЛІС ALDEC RIVIERA 2004»
Варіант № 13
ЗАВДАННЯ
Ознайомитись з основними відомостями проектування і моделювання вузлів та блоків в середовищі САПР Aldec Riviera 2004 на мові VHDL. Намалювати схему і скласти таблицю істинності для логічного елементу AND з двома входами.
ТЕОРЕТИЧНІ ВІДОМОСТІ
Схема AND реалізує кон’юнкцію (логічне множення) двох або більше логічних значень.
Таблиця істинності логічного елемента AND
X1
X2
Y
0
0
0
0
1
0
1
0
0
1
1
1
Лістинг програми:
library IEEE, std;
use IEEE.std_logic_1164.all,std.all;
entity my is
port(x1,x2:in std_logic; y:out std_logic:='0');
end
entity;
architecture one of my is
begin
p:process(x1,x2)
begin
y <=x1 and x2;
end process;
end architecture one;
Результати роботи програми у вигляді часових діаграм:
При x1=1, x2=0;
При x1=0, x2=0;
x1=0, x2=1;
ВИСНОВКИ
В даній лабораторній роботі, на прикладі VHDL-програми для моделювання роботи логічного елементу AND я ознайомився з основними відомостями проектування і моделювання вузлів та блоків в середовищі САПР Aldec Riviera 2004.
23.05.2013 18:05-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора