НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ "КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ" Видавничо-поліграфічний інститут Кафедра репрографії ДОМАШНЯ КОНТРОЛЬНА РОБОТА з дисципліни Схемотехніка ЕОМ. на тему: «Елементи та схеми ЕОМ» Студент[ім’я автора приховано] (підпис) Перевірив _______________ /Чуркін В.В./ (підпис) «__»____________ 20__ р. Київ – 2010 Вариант № 13 представляем в двоичном виде:
(13)10 = 0 0 1 1 0 1; тогда
Значения
подставляем в табл. 1. Таблица 1. Таблица истинности переключательной функции. Х1 Х2 Х3 Х4 Y  0 0 0 0 0  0 0 0 1 1  0 0 1 0 0  0 0 1 1 (1  0 1 0 0 (2  0 1 0 1 1  0 1 1 0 0  0 1 1 1 1  1 0 0 0 (3  1 0 0 1 0  1 0 1 0 (4  1 0 1 1 1  1 1 0 0 (5  1 1 0 1 0  1 1 1 0 1  1 1 1 1 (6   Таблица истинности функции у для варианта 13 Х1 Х2 Х3 Х4 Y  0 0 0 0 0  0 0 0 1 1  0 0 1 0 0  0 0 1 1 1  0 1 0 0 0  0 1 0 1 1  0 1 1 0 0  0 1 1 1 1  1 0 0 0 1  1 0 0 1 0  1 0 1 0 1  1 0 1 1 1  1 1 0 0 0  1 1 0 1 0  1 1 1 0 1  1 1 1 1 0   Эту функцию) необходимо реализовать с использованием логических элементов 2И-НЕ, 2ИЛИ. Таблица 2. Таблица логических элементов Вариант (3, (2, (1 Тип логических элементов Количество логических элементов в корпусе микросхемы Время задержки сигнала логическим элементом, нс   1 0 1 2И-НЕ 2ИЛИ 4 4 20 22   2И-НЕ 2ИЛИ

(И-НЕ =20нс (ИЛИ = 22нс Таблица 3. Таблица вариантов для построения регистра на синхронных триггерах (3 (2 (1  Тип триггера  Микрооперации   (5(4 (5(4 (5(4 (5(4    0 0 0 1 1 0 1 1    0 0 0 JK RS T D*  AND(Y4), SLL(Y8), XOR(Y6), WRITE(Y3)   0 0 1 T JK D* RS  OR(Y5), SRL(Y9), COM(Y7), AND(Y4)   0 1 0 RS D* JK T  XOR(Y6), RR(Y11), COM(Y7), WRITE(Y3)   0 1 1 JK T D* RS  COM(Y7), RL(Y10), AND(Y4), XOR(Y6)   1 0 0 D* RS T JK  AND(Y4), SRL(Y9), SLL(Y8), XOR(Y6)   1 0 1 T JK RS D*  OR(Y5), RR(Y11), RL(Y10), AND(Y4)   1 1 0 RS D* JK T  COM(Y7), SLL(Y8), SRL(Y9), WRITE(Y3)   1 1 1 D* T RS JK  XOR(Y6), RL(Y10), RR(Y11), COM(Y7)   Примечание: * – Выбрать из библиотеки элементов D–триггер непрозрачный Таблица 2.3 Таблица функций возбуждения JK-триггера Q(t) Q(t+l) FJ FK  0 0 0 *  0 1 1 *  1 0 * 1  1 1 * 0   Таблица 5. Таблица разрешенных состояний счетчика Разрешенные состояния счетчика   Q4 Q3 Q2 Q1   0 0 0 1   0 0 1 0   0 1 0 0   0 1 1 1   1 0 0 1   1 0 1 0   1 0 1 1   1 1 0 0   1 1 1 1   Таблица 6. Таблица для определения типа триггера (5 (4  Тип триггера   0 0 D   0 1 T   1 0 JK   1 1 RS   Совершенная дизъюнктивная нормальная форма Чтобы получить совершенную дизъюнктивную нормальную форму (СДНФ) необходимо записать дизъюнкцию наборов аргументов, при которых значение функции равно 1. Наборы представляют собой конъюнкции аргументов, причем, если значение аргумента равно 0, то берется его инверсия:
Совершенная конъюнктивная нормальная форма Чтобы получить совершенную конъюнктивную нормальную форму (СКНФ), нужно записать конъюнкцию наборов аргументов, при которых значение функции равно 0. Наборы представляют собой дизъюнкции аргументов, причем, если значение аргумента равно 1, берется его инверсия:
  X2                X1   0 0 0 1      1 0 1 1  X3    0 1 1 0      0 1 1 0                X4     





2. Для заданной функции и для ее отрицания найдем МДНФ и представим ее во всех восьми нормальных формах. Форма Логическая функция  И / ИЛИ 
 И-НЕ / И-НЕ 
 ИЛИ / И-НЕ 
 ИЛИ-НЕ / ИЛИ 
 И / ИЛИ-НЕ 
 И-НЕ / И-НЕ 
 ИЛИ / И 
 ИЛИ-НЕ / ИЛИ-НЕ 
 Таким образом, мы получили 8 нормальных форм: 4 из них – исходя из прямого представления функции, остальные 4 – из отрицания функции:

И/ИЛИ И/ИЛИ-НЕ И-НЕ/И-НЕ И-НЕ/И ИЛИ/И-НЕ ИЛИ/И ИЛИ-НЕ/ИЛИ ИЛИ-НЕ/ИЛИ-НЕ. Нормальные формы позволяют получить КС с двумя уровнями (каскадами) логических элементов, если логические элементы имеют необходимое число входов. Из 8 нормальных форм, учитывая то, что заданы логические элементы И-НЕ и ИЛИ нам для реализации КС подходят следующие нормальные формы: И-НЕ/И-НЕ, ИЛИ/И-НЕ а) для формы И-НЕ/И-НЕ
б) для формы ИЛИ/И-НЕ
Этап 3. Исходя из операторной формы представления функции, построим КС. Сначала для первой операторной формы И-НЕ/И-НЕ
Рис.1. Реализация функции на 2-входовых элементах И-НЕ Оценим аппаратурные затраты (в количестве условных корпусов микросхем) и быстродействие КС на рис.:
условных корпуса,
нс = 80 нс. Построим КС для второй операторной формы ИЛИ/И-НЕ
Рис.2. Реализация функции на 2-входовых элементах ИЛИ и И-НЕ Оценим аппаратурные затраты (в количестве условных корпусов микросхем) и быстродействие КС на рис.:
условных корпуса, t6 = 2(22 нс + 2(20 нс = 84 нс. Этап 4. Осуществим выбор наиболее оптимальной КС из построенных на этапе 3. Если целевой функцией синтеза КС является быстродействие, то необходимо выбрать КС на рис. 1, построенной на основе логических элементов 2И-НЕ , для которой время задержки сигнала составляет 80 нс (для КС на рис. 2 – 84 нс). Эта КС будет наиболее оптимальной с точки зрения быстродействия. Если при синтезе КС, реализуемой на микросхемах, необходимо достичь минимальных аппаратурных затрат, то в качестве наиболее оптимальной можно выбрать любую из двух КС (на рис. 1.3 или на рис. 1.4), поскольку каждая из них требует для реализации 4 условных корпуса микросхем. При проектировании КС на основе микросхем в отдельных случаях можно уменьшить аппаратурные затраты (количество условных корпусов микросхем), используя, например, дешифратор или мультиплексор. Проектирование КС с использованием мультиплексора и заданных логических элементов Применение мультиплексора для реализации переключательной функции от n переменных основывается на разложении функции по m переменным. В лабораторной работе необходимо выполнить разложение функции от четырёх переменных по двум переменным:
где функции
зависят только от двух переменных. Разложение функции по двум переменным позволяет использовать для построения КС мультиплексор с двумя управляющими входами S1, S2
Рис. 3. Структура КС на основе мультиплексора с двумя управляющими входами, реализующая переключательную функцию от четырёх переменных Пусть необходимо спроектировать КС, реализующую переключатель-ную функцию 2И-НЕ Функцию
от четырёх переменных запишем в виде:
. Тогда диаграмма Вейча функции от четырёх переменных распадается на 4 диаграммы (функции
)   X2                X1   0 0 0 1      1 0 1 1  X3    0 1 1 0      0 1 1 0                X4      От двух переменных
и
f3 0 0 f2 0 1   



  1 0  1 1            X3   f1 0 1 f0 1 0      0 1  1 0                    X4       
От двух переменных
и





 
От двух переменных
и




 
От двух переменных
и




 
От двух переменных
и





 
От двух переменных
и





 
В. Проектирование КС с использованием дешифратора и заданных логических элементов Проектирование комбинационных схем с несколькими выходами отличается тем, что система переключательных функций подвергается совместной минимизации, а затем преобразуется к операторному представлению так, чтобы число используемых логических элементов было минимальным. При построении КС на микросхемах в отдельных случаях можно уменьшить количество корпусов микросхем, используя дешифратор. Поскольку дешифратор на n входов реализует все конституенты единицы, то для реализации переключательной функции от n переменных достаточно с помощью элемента ИЛИ получить дизъюнкцию конституент единицы на тех наборах, на которых функция принимает единичные значения. Это означает, что если для реализации переключательной функции применяется дешифратор с прямыми выходами, то необходимо на элемент ИЛИ подать выходы дешифратора, соответствующие тем наборам входных переменных, на которых функция равна единице. Если дешифратор имеет инверсные выходы, то в соответствии с правилом де-Моргана вместо элемента ИЛИ следует использовать элемент И-НЕ. Таблица истинности функции у для варианта 13 Х1 Х2 Х3 Х4 Y D  0 0 0 0 0 0  0 0 0 1 1 1  0 0 1 0 0 2  0 0 1 1 1 3  0 1 0 0 0 4  0 1 0 1 1 5  0 1 1 0 0 6  0 1 1 1 1 7  1 0 0 0 1 8  1 0 0 1 0 9  1 0 1 0 1 10  1 0 1 1 1 11  1 1 0 0 0 12  1 1 0 1 0 13  1 1 1 0 1 14  1 1 1 1 0 15   Совершенная дизъюнктивная нормальная форма
Применительно к дешифратору (заменяя набор аргумента номером выхода дешифратора, соответствующее этому набору) перепишем следующим образом:

Совершенная конъюнктивная нормальная форма Чтобы получить совершенную конъюнктивную нормальную форму (СКНФ), нужно записать конъюнкцию наборов аргументов, при которых значение функции равно 0. Наборы представляют собой дизъюнкции аргументов, причем, если значение аргумента равно 1, берется его инверсия:

Проектирование триггеров на потенциальных элементах. Таблица вариантов для построения регистра на синхронных триггерах (3 (2 (1  Тип триггера  Микрооперации   (5(4    0 1    1 0 1 JK  OR(Y5), RR(Y11), RL(Y10), AND(Y4)   Таблица функций возбуждения JK-триггера Q(t) Q(t+l) FJ FK  0 0 0 *  0 1 1 *  1 0 * 1  1 1 * 0   Таблица разрешенных состояний счетчика Разрешенные состояния счетчика    Q4 Q3 Q2 Q1    0 0 0 1 (1   0 0 1 0 (2   0 1 0 0    0 1 1 1 (3   1 0 0 1 (4   1 0 1 0    1 0 1 1    1 1 0 0 (5   1 1 1 1    Таблица функций возбуждения JK-триггера Q(t) Q(t+l) FJ FK  0 0 0 *  0 1 1 *  1 0 * 1  1 1 * 0   Таблиця переходів JK-тригера S(t) R(t) Q(t+l)  0 0 Q(t)  0 1 0  1 0 1  1 1 Q(t)   Тип триггера Обозначение   JK-триггер    OR -
Y5 Xi Qi(t)  Qi(t+1) FRj FRk  0 0 0  0 0 *  0 0 1  1 * 0  0 1 0  0 0 *  0 1 1  1 * 0  1 0 0  0 0 *  1 0 1  1 * 0  1 1 0  1 1 *  1 1 1  1 * 0   Минимизация FRj  
       
 1 * * 0    1 * * 0           Qi(t)          FRj=
Минимизация FRk  
       
 * 0 0 *    * 0 0 *           Qi(t)         FRk=0 RR(Y11)
RR (Y13) - циклічний зсув слова иа 1 розряд вправо: Qi(t+l) = Qi +1(t), і ( n Qn(t+l) = Q1(t) Y11 Qi(t) Qi+1(t)  Qi(t+1) FRj FRk  0 0 0  0 0 *  0 0 1  0 * 1  0 1 0  1 1 *  0 1 1  1 * 0  1 0 0  0 0 *  1 0 1  1 * 0  1 1 0  0 0 *  1 1 1  1 * 0   Минимизация FRj  
       
 1 * * 0    1 * * 0           Qi+1(t)          FRj=
Минимизация FRk  
       
 * 0 1 *    * 0 1 *           Qi+1(t)         FRk=
RL(Y10)
RL (Y12) - циклічний зсув слова на 1 розряд вліво: Qi(t+l) = Qi -1(t), і ( 1 Q1(t+l) = Qn(t) Y10 Qi-1(t) Qi(t)  Qi(t+1) FRj FRk  0 0 0  0 0 *  0 0 1  1 * 0  0 1 0  0 0 *  0 1 1  1 * 0  1 0 0  0 0 *  1 0 1  0 * 1  1 1 0  1 1 *  1 1 1  1 * 0   Минимизация FRj  
       
 1 * * 0    1 * * 0           Qi(t    FRj=
Минимизация FRk  
       
 * 0 1 *    * 0 1 *           Qi(t)   FRk=
Схема приложение № 1 3. Построение 4-разрядного синхронного счетчика. Построить 4 – разрядный синхронный счетчик, выбрав тип триггера (таблица 6) и состояния счетчика, в которых он может находиться в процессе счета (таблица 5) с использованием типов триггеров из библиотеки элементов или созданием новых типов синхронных триггеров на их основе Таблица разрешенных состояний счетчика Таблица 5. Разрешенные состояния счетчика  Q4 Q3 Q2 Q1 № набора  0 0 0 1 1  0 0 1 0 2  0 1 0 0 4  0 1 1 1 7  1 0 0 1 9  1 0 1 0 10  1 0 1 1 11  1 1 0 0 12  1 1 1 1 15   Таблица 6. Таблица для определения типа триггера (5 (4  Тип триггера   0 1 T   Таблица функций возбуждения T-триггера Q(t) Q(t+l) FT  0 0 0  0 1 1  1 0 1  1 1 0   Таблица 8. Триггеры библиотеки элементов Тип триггера Обозначение Тип триггера Обозначение   JK-триггер   D-триггер непрозрачный    RS-триггер   Т-триггер    1. определить количество разрядов счётчика
, где К – период (модуль) счётчика (количество состояний счётчика); 2. Берём таблицу функции возбуждения Т-триггера: Таблица функций возбуждения T-триггера Q(t) Q(t+l) FT  0 0 0  0 1 1  1 0 1  1 1 0   3. Составим таблицу переходов счётчика: Таблица переходов счётчика № набора Состояния счётчика Функции возбуждения триггеров   Q4(t) Q3(t) Q3(t) Q1(t) Q4(t+1) Q3(t+1) Q3(t+1) Q1(t+1) Ft4 Ft3 Ft2 Ft1  1 0 0 0 1 0 0 1 0 0 0 1 1  2 0 0 1 0 0 1 0 0 0 1 1 0  4 0 1 0 0 0 1 1 1 0 0 1 1  7 0 1 1 1 1 0 0 1 1 1 1 0  9 1 0 0 1 1 0 1 0 0 0 1 1  10 1 0 1 0 1 0 1 1 0 0 0 1  11 1 0 1 1 1 1 0 0 0 1 1 1  12 1 1 0 0 1 1 1 1 0 0 1 1  15 1 1 1 1 0 0 0 1 1 1 1 0   В таблице переходов счётчика записываем коды состояний счётчика до поступления очередного счётного сигнала (момент времени t) и после её поступления (момент времени t+1), а затем для каждой строки, сравнивая Qi(t) и Qi(t+1) (i = 1, 2, 3,4) и пользуясь таблицей функции возбуждения Т-триггера, записываем значения fTi для каждого разряда счётчика. Выполним минимизацию функций возбуждения fTi(i = 1, 2, 3). Ft4  Q3                Q4  0 * 0 *      * 1 0 0  Q2    * 1 * 0      0 * 0 *                  Q1      
  Ft3  Q3                Q4  0 * 0 *      * 1 1 0  Q2    * 1 * 1      0 * 0 *                  Q1      
  Ft2  Q3                Q4  1 * 1 *      * 1 1 0  Q2    * 1 * 1      1 * 1 *                  Q1      
  Ft1  Q3                Q4  1 * 1 *      * 0 1 1  Q2    * 0 * 0      1 * 1 *                  Q1      
  Схема приложение № 2