Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Проектування мікрокомп’ютера
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Кафедра ЕОМ
Інформація про роботу
Рік:
2013
Тип роботи:
Курсова робота
Предмет:
Мікропроцесорні системи
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ “ЛЬВІВСЬКА ПОЛІТЕХНІКА”
Кафедра ЕОМ
Курсова робота
з навчального предмету: «Мікропроцесорні системи»
на тему: «Проектування мікрокомп’ютера»
1. Технічне завдання на курсову роботу.
Розробити мікрокомп'ютер за наступними вимогами :
Початкові дані:
1.Тип мікропроцесора: - ADuC843
2.Постійна пам’ять: - 32 Кбайт
3.Оперативна пам’ять: - 32 Кбайт
4.Підсистема вводу/виводу: - SPI
АНОТАЦІЯ
В курсовій роботі розроблено мікроконтролер з периферійним інтерфейсом Centronic підключеним через паралельний порт P1 . Основною проблемою реалізації такого завдання є синхронізація роботи цих портів, а також проблема з реалізацією всіх необхідних ліній для інтерфейсу Centronic. В курсовій роботі наведено блок-схема мікроконтролера ADuC843, також описані його основні вузли і компоненти.
Система в результаті проектування вийшла малих габаритів й невибагливою до енергоспоживання, і головне – досить дешевою. Було використано не весь потенціал вищезгаданого мікропроцесора, отже систему можна ускладнювати, додавати нову периферію, внаслідок чого зміниться й сфера застосувань нової системи.
ЗМІСТ
Технічне завдання на курсову .....................................................................................................2
Анотація..........................................................................................................................................3
Вступ................................................................................................................................................5
1.Технічні характеристики основних компонентів мікроком'ютера...................................7
1.1.1. Технічні характеристики основних компонентів мікроком'ютера.........................7
1.1.2. Функціональна блок-схема мікропроцесора. 8
1.1.3. Опис основних функціональних вузлів мікропроцесора AduC843 10
1.1.4. Розширена функціональна блок-схема.........................................................................10
1.1.5. Організація пам’яті мікропроцесора ADuC843 15
1.1.6. Програмна пам’ять Flash/EE..........................................................................................15
1.1.7. Пам’ять даних Flash/EE..................................................................................................16
1.1.8. Пам’ять загального призначення типу RAM...............................................................16
1.1.9. Внутрішня пам’ять XRAM............................................................................................18
1.1.10. Зовнішня пам’ять даних XRAM................................................................................18
1.1.11. Регістри спеціального призначення (special function registers)................................18
1.2. Периферійний вузол......................................................................................................... 21
2.РОЗРОБКА СХЕМИ ЕЛЕКТРИЧНОЇ ФУНКЦІОНАЛЬНОЇ................................................22
2.1. Вузол синхронізації...........................................................................................................23
2.2. Вузол Reset.........................................................................................................................23
2.3 Подача живлення................................................................................................................23
2.4. Підключення зовнішної пам’яті програм........................................................................24
2.5. Підключення зовнішньої пам’яті даних..........................................................................27
3.РОЗРОБКА СХЕМИ ЕЛЕКТРИЧНОЇ ПРИНЦИПОВО............................................................30
3.1. Холостий режим роботи мікропроцесора ADuC843 (Idle mode)...................................30
3.2. Режим пониженого споживання мікропроцесора ADuC843 (Power-Down mode)........30
3.3. Подача сигналу на вхід RESET (контакт 15)....................................................................31
3.4. Циклічне живлення (Cycling Power)..................................................................................31
3.5. Отримання переривання від лічильника інтервалу часу (Time Interval Counter - TIC)31
3.6. Переривання отримане від інтерфейса SPI.......................................................................31
3.7. Переривання отримане по лінії INT0................................................................................31
3.8. Основні відомості про паралельний порт P0 в мікропроцесорі ADuC843....................32
3.9 Основні відомості про роботу вбудованих в мікропроцесор ADuC843 головного та допоміжного аналогово-цифрового перетворювача...........................................................32
3.10. Головний АЦП.....................................................................................................................33
3.11. Опис основних блоків головного АЦП.............................................................................34
3.12. Допоміжний АЦП................................................................................................................35
3.13. Опис основних блоків допоміжного АЦП........................................................................35
4.Алгоритмічні та програмні рішення........................................................................................37
ВСТУП
Сьогодні вже нікого не здивуєш ні холодильником з мікропроцесорним управлінням ні пральною машинкою з можливістю програмування режиму роботи,- мікропроцесори проникли в усі сфери нашого життя. Тому ця курсова робота полягала у проектуванні системи з базовим набором складових та виконання деяких нескладних операцій.
Студент, ознайомившись з типом мікропроцесора та його можливостями мав підібрати певну зовнішню пам'ять та периферію. Необхідно також було зробити схему підключень усіх елементів системи та програму , як драйвера, який сприяв роботі пристрою.
Периферією для мого типу процесора був вибраний міст, що дозволяє перетворити сигнал з послідовного порту P1 в Centronic інтерфейс. Це надає широкі можливості застосування зокрема існує можливість підключення принтера.
1.ТЕХНІЧНІ ХАРАКТЕРИСТИКИ ОСНОВНИХ КОМПОНЕНТ МІКРОКОМП'ЮТЕРА
1.1.1. Основні технічні характеристики мікропроцесора ADuC843.
Основними характеристиками мікропроцесора ADuC843 є:
8052-базоване ядро:
сумісний набір команд з 8052(Максимальна частота 16.7 МГц, швидкодія до 16 MIPS)
високоякісне ядро, яке використовує одноциклові інструкції( 68% виконується протягом одного – двох циклів ).
зовнішній кварцовий резонатор на 32 КГц.
програмована логічна матриця
12 джерел переривань з двома рівнями пріоритету
2 вказівники даних, 11-розрядний вказівник стеку
Вбудовані периферійні пристрої:
лічильник часового інтервалу (TIC)
послідовні порти UART, I2C, SPI
охоронний таймер (WDT), монітор джерела живлення (PSM)
Пам’ять:
62 Кб Flash/EE внутрішньої пам’яті програм
4 Кб Flash/EE внутрішньої пам’яті даних
програмування в складі схеми
збереження даних на Flash/EE до 100 років
число циклів програмування 100К
2304 байт внутрішньої памяті даних – ОЗП (RAM)
Аналоговий ввід - вивід:
8 канальний прецизійний 12 – біт АЦП
висока швидкість вибірок 400К / сек
вбудований 15ppm/°C voltage referece
DMA (прямий доступ до пам’яті), що надає високу швидкість передавання даних з АЦП в пам'ять даних
два 12-бітні ЦАП(цифро-аналоговий перетворювач) вихід – напруга
два виходи PWM - ∑d ЦАП
внутрішній сенсор температур
Споживана потужність:
нормальний режим: максимум 4.5 мA при 3 V
режим очікування: максимум 10 мкA при 3 V
Корпус та температурний діапазон:
модель ADuC843BS, 52 – контакти PQF, тип корпуса S-52, температурний діапазон -40°C до +85°C
модель ADuC843BCP, 56 – контактів CSP, тип корпуса CP-56
Застосування:
оптичні системи зв’язку – керування живленням лазера
базові станції – керування зміщенням підсилювача потужності
прецизійний інструмент, інтелектуальні датчики
системи отримання інформації
системи збору інформації і зв’язку
Засоби розробки
Недорога і зручна система яка містить в собі просте інтегроване середовище емуляції через один контакт мікропроцесора, асемблер і відлагоджувач в середовищі мови С.
1.1.2. Функціональна блок-схема мікропроцесора.
Функціональна блок-схема мікропроцесора представлена на рис. 1.1.
Рис 1.1. Функціональна схема мікропроцесора ADuC843
1.1.3. Опис основних функціональних вузлів мікропроцесора AduC843
1. Головний аналого-цифровий перетворювач (Primary ADC)
Цей АЦП призначений для перетворення входу головного давача. Вхід буферизується і може бути запрограмований на один з 8-ми вхідних діапазонів від (20 mV до (2.56 V які подаються з одного з трьох диференціальних вхідних каналів AIN1/2, AIN3/4 або AIN3/2. Вхідний канал буферизується, що дозволяє пристрою обробляти значущий внутрішній опір аналогового входу, що надає можливість R/C фільтрування (для відкидання шумів або пониження радіозавад). ЦАП використовує сигма-дельта перетворення для виконання операцій над 16-бітним кодом без втрат. Сигма-дельта модулятор перетворює дискретний вхідний сигнал в потік цифрових імпульсів чий робочий цикл містить цифрову інформацію. Програмований фільтр нижніх частот Sinc3
використовується для коректування виходу даних модулятора, для того щоб отримати ефективні результати перетворення даних в програмованих вихідних діапазонах від 5.35 Гц (186.77 мс) до 105.03 Гц (9.52 мс).
2. Допоміжний аналого-цифровий перетворювач (Auxiliary ADC)
Допоміжний АЦП призначений для перетворення сигналів з додаткових входів, як наприклад від діода на холодному спаї або терморезистора. Цей АЦП не буферизується і має фіксований вхідний діапазон від 0В до 2.5 В. Несиметричні входи можуть керуватись від ніжок AIN3, AIN4 або AIN5 або безпосередньо від вбудованого температурного сенсора.
3. 12-бітний цифро-аналоговий перетворювач вхідної напруги
ADuC836 містить вбудований 12-бітний, ЦАП вихідної напруги. ЦАП має вихідний сигнал з розмахом, рівним напрузі живлення, який дає можливість буферизації. Дає змогу вибрати діапазон: від 0В дo VREF та від 0В до AVDD. ЦАП може оперувати в 12-бітному або 8-бітному режимі. ЦАП має контрольний регістр - DACCON, та два регістра даних - DACH/L. Вихід ЦАП може бути запрограмований на появу на ножці 3 (Pin 3) або ножці 12 (Pin 12). При роботі в 12-бітному режимі, вихід цифро-аналогового перетворювача напруги буде обновлений як тільки регістр даних DACL (який входить до складу SFR) буде записаний.
4. Вбудована система фазової автопідстройки частоти (PLL)
ADuC836 призначений для використання з 32.768 КГц’овим часовим кристалом. PLL призначене для забезпечення стабільного 12.58 MГц такта для системи. Ядро може працювати на цій частоті або на кратних 2-м частотам початкової частоти для надання можливості пониженого споживання у випадках коли максимальне використання ядра не вимагається. Частота ядра по замовчуванню – це частота PLL поділена на 8 або 1.573 MГц. Частоти АЦП також є похідними від частоти PLL. PLL має контролюючий регістр PLLCON.
5. Таймер WatchDog timer
Призначення watchdog таймера – генерування сигналу пере завантаження пристрою (reset) або переривання через деякий період часу якщо мікропроцесор
ввійшов в помилковий стан. Функція Watchdog може бути відключена методом
очистки WDE (Watchdog Enable - дозвіл) біту в регістрі контролю Watchdog (WDCON). Коли функція watchdog включена, таймер буде генерувати сигнал пере завантаження системи або переривання (WDS), якщо програма користувача не встановить біт watchdog (WDE) на протязі заданого інтервалу часу. Таймер watchdog – це 16-бітний лічильник, котрий працює на частоті 32.768 КГц. Часовий інтервал watchdog таймера може бути встановлений через біти PRE3–0 регістри контролю WDCON.
6. Монітор подачі живлення (Power supply monitor)
Монітор подачі живлення спостерігає за наявністю AVDD та DVDD на мікропроцесорі ADuC836. Він подає сигнал коли напруга на одній з ножок подачі живлення стає нижче за один з чотирьох вибраних користувачем точок помилкової напруги від 2.63 В до 4.63 В. Для коректної роботи PSM рівень
AVDD бає бути більше або рівний 2.7 В. Функція моніторингу контролюється через регістр спеціального призначення PSMCON. Функції монітора дозволяють користувачу зберегти робочі регістри, щоб запобігти можливій втраті даних під час низького рівня напруги, а також гарантують припинення виконання програми до появи нормального рівня напруги на ножках подачі живлення.
7. Power On Reset
Вбудований POR вузол призначений для того, щоб коли напруга на DVDD є нижче за 2.45 В тримати мікропроцесор ADuC836 в стані Reset. Коли DVDD піднімається вище 2.45 В, внутрішній таймер відраховує часовий інтервал 128 мс перед тим як звільнити пристрій зі стану Reset. Користувач за цей час має впевнитись, що рівень живлення досяг стабільного мінімального рівня 2.7 В. Таким же чином при зниженому споживанні, POR біде тримати ADuC836 в стані Reset до тих пір, поки напруга живлення не впаде нижче 1 В.
1.1.4. Розширена функціональна блок-схема.
Розширена функціональна блок-схема мікропроцесора представлена на рис. 1.2.
Рис.1.2. Розширена функціональна блок-схема мікропроцесора ADuC843
Таблиця 1.1
Призначення виводів мікропроцесора ADuC843
№ виводу (52 вивідний корпус)
Назва (мнемоніка)
Тип виводу
Пояснення
34, 38
DVdd
P
позитивне цифорове живлення +3В або +5В
5
Avdd
P
позитивне аналогове живлення +3В або +5В
7
Cref
I
вхід розвязки внутрішнього voltage reference. Між ним і AGND встановлюється блокуючий конденсатор 0.1 мкФ
8
Vref
I/O
voltage reference вхід.вихід. Цей контакт всередині зєднаний через послідовний транзистор з voltage reference АЦП. Номінальна напруга voltage reference 2.5В. Внутрішній voltage reference подавляється піключенням до цього контакту зовнішнього джерела
6
AGND
G
аналогова земля. Загальна точка аналогових ланцюгів.
1,2,3,4,5,6,7,8
p1.0-p1.7
I
порт1 (8 входів) тільки на ввід. Порт 1 по замовчуванню настроюється на ввід аналогових сигналів, для конфігурації контактів на цифровий ввід потрібно 0 відповідний біт порта.
1,2,3,4,11,12,13,14
ADC0-ADC7
I
аналогові входи. 8 однофазних входів. Вибір каналу виконується через регістр спеціального призначення (SFR) ADCCON2.
1
T2
I
Цифровий вхід Таймера/Лічильника 2. Коли вхід дозволений Лічильник 2 інкрементується по перепаду 1-0 на вході Т2
2
T2EX
I
цифровий вхід. Вхід тригера Захоплення/Перезапуску Лічильника 2, а також вхід напрямку лічби лічильника 2
12
SS
I
Вибор відомчого. Вхід синхронного інтерфейса IC
27
SDATA
I/O
Вибираємий користувачем контакт Входу/Виходу даних для інтерфейса IC або SPI
26
SCLOCK
I/O
Сигнал послідовної синхронізації інтерфейса IC або SPI
23
MOSI
I/O
для SPI ведучий Вихід/ відомчий вхід даних
19
MISO
I/O
для SPI ведучий Вхід/ відомчий вихід даних
9
RST
O
Вихідна напруга ЦАП0
10
DAC1
O
Вихідна напруга ЦАП1
15
RESET
I
цифровий вхід. Високий рівень сигналу впродовж 24 періодів тактової частоти приводить до перезапуску пристрою
10,11,12,13,14,15,16,17
P3.0-P3.7
I/O
Двохнаправлений Порт3 з внутрішніми резонаторами. Контакти Порта3, з записаною в них 1 підтянуті вверх що дозволяє використовувати їх як входи. При використанні контактів в якості входів, потрібно знати що вони дають ток в зовнішній ланцюг.
22,39
PWMC
I
Вхід синхронізації PWM
22,38
PWM0
O
вихід напруги PWM PWM0.ці виходи можна сконфінурувати як порти 2.6 і 2.7 або як порти 3.3 і 3.4
19
PWM1
O
Вихід напруги PWM PWM1. Додаткова інформація міститься в описі регістра конфігурації CFG 842.
16
RxD
I/O
Вхід приймача асинхронного послідовного інтерфейса (UART) або Ввід/Вивід даних для синхронного.
17
TxD
O
вихід передавача асинхронного послідовного інтерфейса (UART) або вихід синхронізації для синхронного
18
INT0
I
Вхід зовнішнього переривання 0, програмується по перепаду/ рівню; встановлюється на один із двох рівнів пріоритету
19
INT1
I
Вхід зовнішнього переривання 1, програмується по перепаду/ рівню; встановлюється на один із двох рівнів пріоритету
22
T0
I
Вхід Таймера/Лічильника0
23
T1
I
Вхід Таймера/Лічильника1
23
CONVST
I
Вхід зупуску приведення АЦП(активний рівень низький) при дозволеному зовнішньому запуску. Перехід 0-1 переводить схемк в режим зьерігання і запускає цикл преведення
16
WR
O
вихід сигналу управління записом. Відправляє байт даних із Порта0 в зовнішню пам'ять.
17
RD
O
Вихід сигналу управління читанням. Дозволяє ввід даних з зовнішньої памяті в Порт0
18
XTAL2
O
інвертуючий вхід генератора підсилення
19
XTAL1
I
Вхід підсилювача і вхід доступу до внутрішніх ланцюгів генератора
35, 37
DGND
G
Цифрова земля. Загальна точка цифрових ланцюгів
21,22,23,24,25,26,27,28,29
P2.0-P2.7(A8-A15)(A16-A23)
I/O
Двохнаправлений Порт3 з внутрішніми резонаторами. Контакти Порта2, з записаною в них 1 підтянуті вверх що дозволяє використовувати їх як входи. При використанні контактів в якості входів, потрібно знати що вони дають ток в зовнішній ланцюг.
41
PSEN/
O
Вхід дозволу зовнішньої памяті програм. Є сигналом управління зовнішньою памяттю програм. Активний впродовж 6 періодів тактового генератора, виключаючи час доступу до зовнішньої памяті даних
42
ALE
O
Вихід запису адрес
40
EA
I
Вхід дозволу доступу до зовнішньої памяті
32,33,34,35,36,37,38,39
P0.0-P0.7(A0-A7)
I/O
Двохнаправлений Порт0 з відкритим PIN.При записаних в контакти 1 їх можна використовувати як високоімпедансні входи.
1.1.5 Організація пам’яті мікропроцесора ADuC843
Мікропроцесор ADuC843 містить 4 різних блоки пам’яті:
- 62 Кбайта вбудованої Flash/EE програмної пам’яті
- 4 Кбайта вбудованої Flash/EE пам’яті даних
- 256 байт RAM загального призначення
- 2 Kбайта внутрішньої XRAM
1.1.6. Програмна пам’ять Flash/EE
ADuC843 містить 64 Kбайтний масив програмної пам’яті типу Flash/EE.
Верхні 2 Kбайти цієї програмної пам’яті містять вбудовані програми, що дають можливість внутрішнього послідовного завантаження даних, послідовної відладки та емуляції єдиної ножки. Ці 2 Кбайти також містять програму конфігурації при включенні живлення. Верхні 2 Кбайти програмної пам’яті є недоступними користувачу. При спробі читання даних з цієї області результатом буде набір нулів.
Нижні 62 Кбайти програмної пам’яті ADuC843 надає для загрузки коду користувача. Користувач може вибрати режим запуску програми з цієї внутрішньої пам’яті або режим запуску програми з зовнішньої програмної пам’яті. Якщо користувач подає живлення або перезавантажує пристрії коли ножка встановлена ззовні в низький рівень, мікропроцесор буде виконувати програму з зовнішньої пам’яті, інакше, якщо встановлена ззовні в високий рівень, пристрій виконує команди які знаходяться в області 62 Кб внутрішньої програмної пам’яті типу Flash/EE. На відміну від мікропроцесора ADuC816, де виконання коду могло переходти з внутрішньої області програмної пам’яті до зовнішньої, коли програмний лічильник (program counter) ставав більше за 1FFFH, ADuC843 не підтримує такий перехід від адреси F7FFH внутрішньої пам’яті до адреси F800H. Замість цього 2048 байт між F800H та FFFFH вважаються як пусті операції (NOP) для коду користувача. Вбудовані апаратні та програмні засоби дозволяють завантажувати код послідовно до 62 Кбайт внутрішнього простору коду через послідовний порт UART.
56 Kбайт програмної пам’яті можуть бути перепрограмовані під час виконання, таким чином область коду може бути змінена за допомогою визначеного користувачем протоколу або вони можуть бути використані як пам’ять даних.
Мікропроцесор ADuC843 забезпечує декілька рівнів захисту програмної пам’яті:
1. Закритий режим (Lock mode) – забороняє паралельне програмування програмної пам’яті мікропроцесора, однак читання пам’яті в паралельному режимі та читання за допомогою команди MOVC є дозволеним
2. Захищений режим (Secure mode) - забороняє паралельне програмування програмної пам’яті мікропроцесора, а також читання/перевірка пам’яті в паралельному режимі заборонена.
3. Послідовний захищений режим (Serial safe mode) – цей режим забороняє послідовне завантаження коду до пам’яті
1.1.7. Пам’ять даних Flash/EE
4 Кбайта пам’яті даних типу Flash/EE надаються користувачу і доступ до них виконується непрямо, а через групу регістрів спеціального призначення.
4 Kбайта пам’яті даних типу Flash/EE зконфігуровані як 1024 сторінки по 4 байта кожна. Так як і з іншою периферією мікропроцесора ADuC843 робота з цією пам’яттю виконується через групу регістрів спеціального призначення. Група з чотирьох регістрів даних (EDATA1–A4) використовуються для утримання чотирьох байтів даних на кожній сторінці. Сторінка адресується через два регістра - EADRH та EADRL. Також 8-бітний регістр контролю ECON може мати значення одної з дев’яти команд доступу до пам’яті Flash/EE (таких як читання, запис, стирання та ін.)
1.1.8. Пам’ять загального призначення типу RAM
Пам’ять RAM загального призначення поділена на дві частини:
верхні та нижні 128 байт RAM. Доступ до молодших 128 байт RAM може бути організований як за допомогою прямої так і непрямої адресації. Доступ до верхніх 128 байт RAM може бути організований через непряму адресацію, так як вони розділяють той же адресний простір, що і регістри спеціального призначення, звертання до яких проводиться лише прямим адресуванням. Нижні 128 байт внутрішньої пам’яті даних відображуються як показано на рисунку 1.3.
Рис.1.3. Нижні 128 байт внутрішньої пам’яті даних
Наймолодші 32 байти згруповані в 4 банка по 8 регістрів, адресованих як R0 до R7. Наступні 16 байт(128 біт), розміщені по адресі від 20H до 2FH, формують блок пам’яті з побітним доступом та бітовими адресами від 00H до 7FH. Стек може знаходитись будь-який області внутрішньої пам’яті даних, і величина стеку може досягати до 2048 байт. Сигнал Reset ініціалізує вказівник стеку (stack pointer) на адресу 07H. Любий виклик або заштовкування збільшує значення вказівника стеку перед завантаженням стеку. Далі завантаження значення в стек починається з адреси 08H, яка в свою чергу є першим регістром (R0) першого банку регістрів.Тому, якщо планується використати під стек більше пам’яті ніж один банк регістрів, вказівник стеку повинен бути ініціалізованим на область RAM не використану під збереження даних.
1.1.9. Внутрішня пам’ять XRAM
ADuC42 містить 2 Кбайти вбудованої розширеної пам’яті даних. Доступ до цієї пам’яті, не дивлячись на те, що вона є вбудованою на кристалі, виконується через інструкцію MOVX. 2 Кбайта внутрішньої пам’яті XRAM відображені в нижні 2 Кбайти зовнішнього адресного простору якщо біт CFG842.0 встановлено. В іншому випадку, доступ до зовнішньої пам’яті даних виконується як в стандарті 8051. Навіть з встановленим бітом CFG842.0, доступ до зовнішньої пам’яті XRAM виконується при значенні 24-бітного DPTR більше за 0007FFH.
Рис. 1.4. Зовнішня та внутрішня пам’ять типу XRAM
1.1.10. Зовнішня пам’ять даних XRAM
Так же як стандартне 8051 сумісне ядро, мікропроцесор ADuC43 може отримати доступ до зовнішньої пам’яті даних, використовуючи інструкцію MOVX. Дана інструкція автоматично генерує різні контролюючі строби, необхідні для доступу до пам’яті даних. Мікропроцесор ADuC843 може доступитися до 16 Mбайт зовнішньої пам’яті даних, це розширення 64 Кбайтового простору зовнішньої пам’яті даних доступного в стандартному 8051 сумісному ядрі.
1.1.11. Регістри спеціального призначення (special function registers)
Область регістрів спеціального призначення відображена в верхні 128 байт внутрішньої пам’яті даних та доступ до неї виконується тільки шляхом прямої адресації. Регістри спеціального призначення впроваджують інтерфейс між центральним процесором та усіма вбудованими на кристалі периферійними пристроями. Блок-діаграма, зображена на рис.4, показує програмну модель мікропроцесора ADuC843 з розміщенням в ній регістрів спеціального призначення. Всі регістри, за виключенням програмного лічильника та чотирьох банків регістрів загального призначення знаходяться в області регістрів спеціального рпизначення. Регістри спеціального призначення включають регістри контролю, конфігурації та регістри даних, які забезпечують інтерфейс між центральним процесором та всіма вбудованими на кристалі периферійними пристроями.
Рис.1.5. Програмна модель мікропроцесора ADuC843
Основними регістрами спеціального призначення є:
1. Акумуляторний регістр (ACC)
Акумуляторний регістр використовується для математичних операцій, таких як додавання, віднімання, множення цілих чисел, ділення та булевських маніпуляцій з бітами.
2. Регістр спеціального призначення B
Регістр B використовується з акумуляторним регістром для операцій множення та ділення.
3. Регістр вказівника даних (DPTR)
Регістр вказівника даних складається з трьох 8-бітних регістрів: DPP
(байт сторінки), DPH (старший байт) та DPL (молодший байт). Вони використовуються для генерування адрес пам’яті для доступу до внутрішньої та зовнішньої пам’яті програм, а також для доступу до зовнішньої пам’яті даних.
4. Вказівник стеку (SP та SPH)
Вказівник стеку використовується для зберігання адреси внутрішньої пам’яті, яка називається вершиною стеку. Вказівник стеку інкрементується перед записом даних. В той час коли стек може знаходитись будь-де в вбудованій пам’яті типу RAM, вказівник стеку ініціалізується на 07H після перезавантаження. Це призводить до того, що стек починається на комірці з адресою 08H. Мікропроцесор ADuC843 також може реалізувати розширений 11-бітний вказівник стеку. Три біта, що беруть участь в утворенні 11-бітного вказівника стеку – це 3 LSB SPH байта що розміщений по адресі B7H.
5. Слово статусу програми (PSW)
Регістр слова стану програми містить декілька бітів, що відображають текучий стан центрального процесора (табл. 1.2.).
Таблиця 1.2..
Опис біт регістра статусу програми.
6. Регістр контролю живлення (PCON)
Регістр PCON містить біти для операцій збереження енергії та флагу статусу загального призначення(табл.1.3.). Таймер TIC (Wake-Up/RTC timer) може бути використаний для виводу мікропроцесора ADuC843 з режиму пониженного споживання через деякий інтервал часу. Щоб використати таймер TIC біт OSC_PD в регістрі спеціального призначення PLLCON має бути очищений та має бути дозволений таймер TIC.
Таблиця 1.3.
Опис біт регістра контролю живлення
1.2. Периферійний вузол
SPI (англ. Serial Peripheral Interface, SPI bus — послідовний периферійний інтерфейс, шина SPI ) — послідовний синхронний стандарт передачі даних в режимі повного дуплексу, розроблений фірмою Motorola для забезпечення простого сполучення мікроконтролерів та периферії. SPI також називають чотирьох-провідним (англ. four-wire) інтерфейсом. На відміну від стандартного послідовного порту, SPI є синхронним інтерфейсом, в якому кожна передача синхронізована з тактовим сигналом, що генерується ведучим пристроєм (мікроконтролером). Периферійний пристрій синхронізує отримання бітової послідовності з тактовим сигналом. До одного послідовного периферійного інтерфейсу ведучого мікроконтролера можна під'єднати декілька мікросхем. Головний пристрій вибирає ведений пристрій активуючи сигнал «вибор кристалу» (англ. chip select) на потрібній мікросхемі. Інші пристрої, не вибрані ведучим не приймають участі в передачі по SPI.
Для передачі даних в інтерфейсі SPI використовуються чотири сигнали:
MOSI або SI — вихід ведучого, вхід веденого (англ. Master Out Slave In). Служить для передачі даних від ведучого пристрою до веденого.
MISO або SO — вхід ведучого, вихід веденого (англ. Master In Slave Out). Служить для передачі даних від веденого пристрою до ведучого.
SCLK або SCK — послідовний тактовий сигнал (англ. Serial Clock). Служить для передачі тактового сигналу для ведених пристроїв.
CS або SS — сигнал вибору мікросхеми (англ. Chip Select, Slave Select). Служить для вибору необхідного веденого пристрою.
2. РОЗРОБКА СХЕМИ ЕЛЕКТРИЧНОЇ ФУНКЦІОНАЛЬНОЇ
Проектування основних вузлів системи на базі
мікропроцесора ADuC843
На підставі технічного завдання розроблена схема електрична функціональна мікрокомп'ютера,що наведена на кресленні графічної частини курсової роботи. Схема включає наступні основні вузли :
- мікроконтролер
- вузол скиду
- вузол синхронізації
- зовнішня пам'ять програм
- зовнішня пам'ять даних
- периферійний вузол
Вузли мікрокомп'ютера мають наступні особливості. Особливості мікроконтролера ADuC 843 детально викладені в розділі 1.
2.1. Вузол синхронізації
Рис. 2.1. Схема вузла синхронізації мікропроцесора ADuC843
Як було зазначено раніше, частота ядра для ADuC843 генерується в вбудованій системі автопідстройки частоти яка спрацьовує від частоти 32.768 КГц та її множників. Остання генерується від вбудованого тактового генератора. Для використання внутрішнього тактового генератора необхідно під’єднати кристал кварцу, що генерує частоту 32.768 КГц, до ножок XTAL1 та
XTAL2 (32 та 33 відповідно), так як показано на рис. 2.1. Як видно з рисунку, два конденсатори ємністю 12 пФ є вбудовані на кристалі, вони під’єднані до ножок XTAL1 та XTAL2 тому додаткове підключення зовнішніх конденсаторів не обов’язкове.
2.2. Вузол Reset
Для того щоб всі периферійні пристрої та функціональні блоки мікропроцесора ADuC843 встигли перезавантажитись та встановитись в режим роботи по замовчуванню, при надходженні сигналу Reset, на вході контакту Reset ставиться RC-ланка, котра затримує сигнал скиду деякий час. Принципова схема вузла Reset показана на рис. 2.2.
Рис. 2.2. Принципова схема вузла Reset мікропроцесора ADuC843
2.3 Подача живлення
Робоча напруга живлення для мікропроцесора ADuC843 лежить в діапазоні від 2.7 В до 5.25 В. Окремі ножки подачі аналогового та дискретного живлення (AVDD та DVDD) дозволяють тримати вхід AVDD відносно вільним від шумних дискретних сигналів які зачасту присутні на лінії DVDD. В цьому випадку мікропроцесор може також оперувати з різними джерелами живлення, що мають різні рівні напруги для кожної лінії подачі напруги. Наприклад, це означає що система доже бути спроектована для роботи з напругою живлення на вході DVDD 3 В, в той час коли рівень напруги на вході AVDD буде 5 В. Типова схема роздільної подачі напруги показана на рис. 2.3.
Рис. 2.3. Подача живлення на мікропроцесор ADuC843
2.4. Підключення зовнішної пам’яті програм.
Мікропроцесор ADuC843 дозволяє адресувати до 64Кбайт зовнішньої пам’яті програм. Для вибору робочої (зовнішньої або внутрішньої) програмної пам’яті, з якої будуть вибиратись інструкції, використовується контакт ЕА(External Access) мікропроцесора. Коли ЕА знаходиться в високому стані (1) програма починає виконуватись з адреси 0000Н внутрішньої програмної пам’яті розміром 62Кбайт, а коли ЕА знаходиться в низькому стані (0) виконання програми починається з адреси 0000Н в зовнішній програмній пам’яті.
При виконанні програми з внутрішньої програмної пам’яті звертання по адресах вищих за F7FFH(62К) трактуються як зчитування інструкції NOP.
Рис. 2.4. Функціональна схема підключення зовнішньої програмної пам’яті
Як видно з рис.4.4.1, порт Р0 мікропроцесора служить як мультиплексована шина адреси/даних. На нього подається молодший байт адреси з програмного лічильника (РСL) і супроводжується сигналом ALE(Address Latch Enable). Після цього лінії порта Р0 переводяться в третій стан і мікропроцесор очікує прибуття байта коду з програмної пам’яті.
Одночасно з видачею молодшого байта адреси через порт Р0, через порт Р2 відбувається видача старшого байта адреси з програмного лічильника (PCH). Сигнал PSEN є сигналом дозволу зчитування зовнішньої пам’яті програм і з встановленням цього сигналу байт коду зчитується в мікропроцесор.
В якості мікросхем для побудови програмної пам’яті можуть бути використані мікросхеми ROM, PROM, EPROM, FLASH NVRAM.
Рис. 2.5. Часова діаграма циклу читання зовнішньої пам’яті програм
Часові параметри при читанні зовнішньої програмної пам’яті (табл.2.1.).
Таблиця 2.1
Параметр
12.58 МГц Core_Clk
Змінний Core_Clk
Min (нс)
Max (нс)
Min (нс)
Max (нс)
TLHLL
119
2tCORE – 40
TAVLL
39
tCORE – 40
TLLAX
49
tCORE – 30
TLLIV
218
4tCORE – 100
TLLPL
49
tCORE – 30
TPLPH
193
3tCORE – 45
TPLIV
133
3tCORE – 105
TPXIX
0
0
TPXIZ
54
tCORE – 25
TAVIV
292
5tCORE – 105
TPLAZ
25
25
TPHAX
0
0
2.5. Підключення зовнішньої пам’яті даних.
Мікропроцесор ADuC843 дозволяє адресувати до 16Мбайт зовнішньої пам’яті даних. Під’єднання зовнішньої пам’яті даних виконується подібно до під’єднання зовнішньої програмної пам’яті. На рис.4.5.1. показано стандартний інтерфейс підключення зовнішньої пам’яті даних об’ємом до 64Кбайт для будь-якого 8051-сумісного ядра.
Рис. 2.6. Функціональна схема підключення зовнішньої пам’яті даних (адресний простір до 64Кбайт).
Схема під’єднання до мікропроцесора ADuC843 зовнішньої пам’яті даних об’ємом до 16Мбайт, показана на рис. 4.5.2.
Рис.2.7. Функціональна схема підключення зовнішньої пам’яті даних (адресний простір до 16Мбайт).
В обох реалізаціях порт Р0 обслуговує мультиплексовану шину адреси/даних. Спочатку передається молодший байт вказівника даних (DPL), який буферизується регістром-защіпкою по сигналу ALE. В цей же час через порт Р2 передається байт сторінки вказівника даних (DPP), який також буферизується по сигналу ALE. Після цього через порт Р2 передається старший байт вказівника даних (DPH), і мікропроцесор може прийняти прочитані дані з пам’яті або записати дані в пам’ять. На рис. 12 та 13 представлені часові діаграми циклів читання та запису даних до зовнішньої пам’яті даних.
Рис.2.8. Часова діаграма циклу читання зовнішньої пам’яті даних
Часові параметри при читанні зовнішньої пам’яті даних(табл..2.2).
Таблиця 2.2.
Параметр
16 МГц Core Clk
8 МГц Core_Clk
19.11.2013 20:11-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора