Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Проектування мікрокомп’ютера
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Кафедра електронних обчислювальних машин
Інформація про роботу
Рік:
2013
Тип роботи:
Курсовий проект
Предмет:
Мікропроцесорні системи
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ І НАУКИ МОЛОДІ ТА СПОРТУ УКРАЇНИ
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ “ЛЬВІВСЬКА ПОЛІТЕХНІКА”
КАФЕДРА ЕЛЕКТРОННИХ ОБЧИСЛЮВАЛЬНИХ МАШИН
Курсовий проект
з курсу:
“Мікропроцесорні системи”
на тему:
“Проектування мікрокомп’ютера”
1. Технічне завдання на курсову роботу
1. Тип мікропроцесора: TSC87251G2D фірми Atmel;
2. Оперативна пам`ять: 8x1 КБ (вбудована на кристалі);
3. Постійна пам`ять: 16х32КБ (вбудована на кристалі) та Flash-пам`ять AT29LV010 1MБ (128x8КБ);
4. Підсистема вводу-виводу: послідовний інтерфейс RS-232.
Визначити та описати основні технічні характеристики мікросхеми TSC87251G2D; розробити схему електричну функціональну; описати структуру та особливості функціонування основних вузлів; розробити схему електричну принципову; описати особливості схемної реалізації та функціонування основних вузлів та з їх відображенням в записці; навести часові діагами функціонування вузлів в основних режимах функціонування: початкова установка, програмування пам`яті програм та даних, звертання до зовнішньої пам`яті, звертання до зовнішніх пристроїв; розробити блок-схему алгоритму та програму початкової ініціалізації; описати в записці основні модулі програми початкової ініціалізації.
АНОТАЦІЯ
В даній курсовій роботі спроектовано мікрокомп'ютер на базі мікропроцесора TSC87251G2D фірми Atmel. Подано опис мікропроцесора, мікросхем зовнішньої пам'яті програм та даних, а також заданого периферійного пристрою послідовного інтерфейсу RS-232. В даній роботі розроблено електричну функціональну і принципову схеми пристрою, граф-схему алгоритму його роботи, а також програму драйвер.
ЗМІСТ
Технічне завдання на курсову роботу.....................................................................2
Анотація.................................................................................................................3
Вступ...........................................................................................................................6
1.ОСНОВНІ ТЕХНЧІНІ ХАРАКТЕРИСТИКИ ВУЗЛІВ СИСТЕМИ......................7
1.1. Мікроконтролер............................................................................................7
1.1.1. Загальні відомості про мікроконтролер...................................................7
1.1.2. Основні характеристики мікроконтролера...............................................7
1.1.3. Внутрішня структура мікроконтролера...................................................10
1.1.4. Ядро мікроконтролера.............................................................................11
1.1.5. Призначення контактів мікроконтролера TSC87251G2D.....................12
1.1.6. Конфігураційні байти...............................................................................18
1.1.7. Спеціальні функціональні регістри.........................................................22
1.1.8. Адресний простір.....................................................................................25
1.1.9. Коротка характеристика системи команд...............................................25
1.2. Технічні характеристики периферійного вузла.........................................26
2.РОЗРОБКА СХЕМИ ЕЛЕКТРИЧНОЇ ФУНКЦІОНАЛЬНОЇ.............................28
2.1. Конструктивне зображення мікросхеми.....................................................28
2.2. Вузол синхронізації.....................................................................................29
2.3. Вузол початкового скидання ( Reset ).........................................................30
2.4. Пам'ять програм...........................................................................................30
2.5. Пам'ять даних...............................................................................................32
3. РОЗРОБКА СХЕМИ ЕЛЕКТРИЧНОЇ ПРИНЦИПОВОЇ..................................34
3.1. Загальна схема системи...............................................................................34
3.2. Внутрішні вузли мікропроцесора..............................................................35
3.3. Холостий режим роботи мікропроцесора TSC80251G2D........................37
3.4. Подача сигналу на вхід RESET..................................................................37
3.5. Циклічне живлення (Cycling Power) ..........................................................37
3.6. Підключення зовнішньої пам’яті................................................................37
3.7. Підключення послідовного інтерфейсу RS-232.........................................42
4.АЛГОРИТМІЧНІ ТА ПРОГРАМНІ РІШЕННЯ.................................................47
4.1. Алгоритм програмування та верифікації внутрішньої ПЗП....................47
4.2.Схема алгоритму початкової ініціалізації..................................................51
Висновки
Список використаної літератури
Додатки
A. Схема електрична функціональна
Б. Схема електрична принципова
В. Перелік елементів
Г. Текст програми початкової ініціалізації
ВСТУП
Сучасний етап науково-технічного прогресу характеризується широким застосуванням електроніки та мікроелектроніки в усіх сферах життя і діяльності людини. Важливу роль при цьому відіграла поява і швидке вдосконалення елементної бази для розробки і проектування різних пристроїв обчислювальної техніки.
Обчислювальні машини і комплекси застосовуються в даний час практично у всіх галузях життєдіяльності людини - зв'язку і передачі даних, медицині і в побуті, вимірювальних та контролюючих системах, в системах автоматичного управління та багатьох інших, де грають важливу роль і тому повинні відповідати високим вимогам, як точності, так і надійності.
Мікрокомп'ютери стали новим масовим класом ЕОМ внаслідок малої матеріалоємності і вартості, низького енергоспоживання і високої надійності. Вітчизняною промисловістю щорічно виробляється кілька десятків тисяч мікрокомп'ютерів, розробляються операційні системи загального застосування і стандартне програмне забезпечення. Масовість цього нового класу і його високі техніко-економічні параметри мають революційний вплив на ціле покоління приладів, обладнання, агрегатів з вбудованими мікропроцесорними засобами.
Будь-яку задачу в принципі можна виконати спроектувавши для цього відповідний мікрокомп'ютер з необхідною конфігурацією, але при виборі комплектуючих необхідно, з одного боку, уникнути надмірності, з другого – забезпечити необхідну для даної задачі гнучкість системи. Ці та інші питання вирішуються в даній курсовій роботі.
1.ОСНОВНІ ТЕХНІЧНІ ХАРАКТЕРИСТИКИ ВУЗЛІВ СИСТЕМИ
1.1. Мікроконтролер
1.1.1. Загальні відомості про мікроконтролер
Мікроконтролер TSC80251G2D сімейства Atmel Microcontroller, базується на архітектурі 8/16-bіt C251. Це сімейство продуктів, що пристосовується до прикладних програм мікроконтролера 8/16-bіt, які потребують продуктивності команди, що збільшується, коли зменшується діюча частота або збільшується адресний простір пам'яті. Архітектура може забезпечувати значне зменшення розміру коду при компілюванні програм C при цілковитому збереженні діючих C51 підпрограм трансляції (блоку).
TSC80251G2D похідні є сумісними за програмним забезпеченням та виводами із стандартним 80C51/Fx/Rx/Rx + з розширеною пам'яттю даних на кристалі ( 1 КБ ОЗП) і до 256 КБ зовнішнього коду і даних. Додатково, TSC83251G2D і TSC87251G2D забезпечують пам'ять коду на кристалі :
ROM - 32 КБ і EPROM/OTPROM 32 КБ відповідно.
Вони забезпечують прозорі розширення до Іntel`s 8x251Sx сімейства з додатковим синхронним послідовним контролером пересилання( SSLC підтримує TWІ, мікро-з`єднання і SPІ протоколи ), інтерфейсом переривання від клавіатури, спеціалізований (виділений) незалежний генератор швидкостей передачі для UART, і особливостями керування потужностю.
TSC80251G2D-похідні оптимізовані для швидкісного і для низького споживання потужності на широкому діапазоні напруги.
1.1.2. Основні характеристики мікроконтролера
Сумісність з програмним забезпеченням та виводами зі стандартом 80C51 Products і 80C51Fx/Rx/Rx+
Знімна заміна, що підключаються до Іntel 8x251Sx
C251 Ядро: Іntel`s MCS 251 D-step Compliance
Регістровий файл ємністю 40 байт
Доступ до регістрів як до байту, слова, подвійного слова.
Триступеневий конвеєр команд
16-бітна внутрішня вибірка команд
Надлишкова система команд C51
16-бітне та 32 бітне АЛП
Порівняльні та умовні команди переходів
Додатковий набір команд переміщення (move)
Пряма адресація
1 КБ вбудованої ОЗП
Зовнішній простір пам'яті (КОД / ДАНІ) програмований від 64 КБ до 256 КБ
32 КБ вбудованої ПЗП EPROM/OTPROM SINGLE PULSE Programming Algorithm (алгоритм програмування одиночного імпульсу)
Чотири 8-бітних порта вводу-виводу (Порти 0, 1, 2 і 3 зі стандарту 80C51)
Послідовний порт вводу-виводу: повний дуплекс UART (80C51 сумісний ) з незалежним генератором швидкостей передачі
SSLC: Синхронний послідовний контролер пересилання
TWІ Multі-master протокол
μWire (мікро-з`єднання) і SPІ Master і Slave протоколами
Три 16-бітні ТАЙМЕР/ ЛІЧИЛЬНИК ( Таймери 0, 1 і 2 зі Стандарту 80C51 )
EWC: Контролер події та часової діаграми
Сумісний з Іntel програмований масив лічильника PCA
Розширений 16-бітний ТАЙМЕР/ ЛІЧИЛЬНИК з чотирма можливими частотними джерелами
(Fosc/4, Fosc/12, Таймер 1 і зовнішній ввід )
П'ять модулів, кожний з чотирма програмованими режимами:
- 16-бітний програмний ТАЙМЕР / ЛІЧИЛЬНИК
- 16-бітний ТАЙМЕР/ ЛІЧИЛЬНИК вводу збору даних і вимірювання імпульсу
- високошвидкісний вивід і 16-бітна модуляція ширини програмного імпульсу PWM
- 8-бітне апаратне PWM без службових сигналів
16-бітна спостерігаюча можливість ТАЙМЕРА/ЛІЧИЛЬНИКА
14-бітний апаратний спостерігаючий захищений таймер
Керування потужністю.
Скид при подачі живлення ( інтегрований на чипі)
Прапорець на виключення ( холодний і теплий скид)
Програмований системний годинник
Неактивний Режим (режим очікування, холостого ходу, неробочий режим)
Режим відключення живлення
Інтерфейс переривання від клавіатури заведений на Port 1
Ввід немаскованого переривання (NMI)
Очікування стану вводу у реальному часі (WAIT#/AWAIT#)
ONCE-режим і високошвидкісна підтримка внутрішньо схемного емулятора у режимі реального часу (третя сторона)
Високошвидкісні Версії:
- 4.5V до 5.5V;
- 16 MHz і 24 MHz;
Типовий діючий варіант: 35 мА на 24 MГц
24 мА на16 MГц
Типовий відключений варіант: 2мкА
Варіант з використанням низької напруги:
- 2.7V до 5.5V;
-16 MHz
Типовий діючий варіантt: 11мА на 3В;
Типовий відключений варіант 1мкА;
Температурний діапазон: комерційний ( 0 C до + 70 C), індустріальний ( -40 C до + 85 С)
Опції: розширений Діапазон ( -55 C до + 125 C);
Корпуси: PDІL 40, PLCC 44 і VQFP 44, CDІ 40 і CQPJ 44;
1.1.3. Внутрішня структура мікроконтролера
На рис 1.1. показана схема внутрішньої структури мікроконтролера :
Рис.1.1. Структурна схема внутрішнього представлення мікросхеми TSC87251G2D
Типові пристрої, які можуть бути під`єднані до даної мікросхеми:
ІSDN термінали (Integrated Services Digital Network – цифрова мережа з комплексними послугами);
Високошвидкісні модеми;
PABX (SOHO – Small office-Home office – „малий офіс-домашній офіс” –сегмент комп`ютерного ринку і продукція для нього) – телефонна система приватного користування;
Лінійні плати;
DVD ROM і програвачі;
Принтери;
Графобудівники;
Сканери;
Читачі штрих-коду;
Читачі мікропроцесорної карточки – пластикова карточка із вбудованим мікропроцесором;
Високоякісні цифрові монітори;
Високоякісні джойстики;
Високоякісні телевізори.
1.1.4. Ядро мікроконтролера
Мікроконтролер TSC87251G2D має ядро C251, схема якого наведена на рис.1.2. :
Рис.1.2. Cхема ядра С251
Мікроконтролери сімейства мають наступні апаратні особливості :
16-бітна внутрішня вибірка команд
послідовний інтерфейс RS-232
керування потужністю
режим відключення живлення
ввід немаскованого переривання
128 кбайт флеш пам’ять
1.1.5. Призначення контактів мікроконтролера TSC87251G2D
Табл.1.1.Призначення та тип контактів мікросхеми TSC87251G2D
Ім`я сигналу
Тип
Призначення, опис
Альтернативна функція
A17
O
18ий адресний біт.
Підводиться до пам`яті як 18ий зовнішній біт адреси розширеної шини, що залежить від значень бітів RD0 та RD1 в байті UCONFIG0.
P1.7
A16
O
17ий адресний біт.
Підводиться до пам`яті як 17ий зовнішній біт адреси розширеної шини, що залежить від значень бітів RD0 та RD1 в байті UCONFIG0 .
P3.7
A15:8(1)
O
Старші лінії адреси для зовнішньої шини.
P2.7:0
AD7:0(1)
I/O
Мультиплексовані молодші адресні лінії та лінії даних для зовнішньої пам`яті.
P0.7:0
ALE
O
Дозвіл адресного блокування.
ALE повідомляє про початок циклу зовнішньої шини та вказує на те, що правильна адресна інформація знаходиться на лініях A16/A17 та А[7:0]. Зовнішній „замок” може використовувати ALE для демультиплексування адреси з шини адреси/даних. В загальному використовується як строб адреси на лініях адреси/даних.
-
AWAIT#
I
Асинхронне очікування стану вводу в режимі реального часу
Коли вивід (pin) є активним (низький рівень), цикл пам`яті продовжується, доки рівень не стає високим. Коли використовується назва продукту як заміна типу «pin-for-pin» для виробу 8хС51, AWAIT може бути від`єднаним без втрати сумісності або збільшення споживання потужності (кристальне роз`єднання). Не застосовується у DIP(Dual-in-Line Package- корпус з двохстороннім розташуванням виводів)-корпусах.
-
CEX4:0
I/O
PCA контакти вводу/виводу.
CEXx це сигнали вводу для PCA режиму збору даних та сигнали виводу для PCA порівняння та PWM (Pulse Width Modulator – модулятор ширини імпульсу) режимів.
P1.7:3
EA#
I
Дозвіл зовнішнього доступу
EA# напрямляє доступ програмної пам`яті до кристальної пам`яті команд або «позакристальної».
Для ЕА# =0, всі доступи програмної пам`яті є «позакрис-тальними». Для ЕА3=1 є доступ до кристальної ROM, якщо адреса належить до діапазону адрес цієї ROM, інакше відбувається „позакристальний” доступ. Значення сигналу ЕА блокується при скиді. Для пристроїв без кристальної ROM ЕА# заземлюється.
-
ECI
O
PCA зовнішній ввід для синхроімпульсів
ECI це зовнішній тактовий сигнал для 16-бітного PCA таймера.
P1.2
MISO
I/O
SPI (Serial Peripheral Interface – послідовний інтерфейс периферійних пристроїв) головна(master) лінія вводу та допоміжна (slave) лінія виводу.
Коли SPI є в головному(master) режимі, MISO отримує дані від допоміжного(slave) обладнання, коли SPI знаходиться у режимі slave, то MISO виводить дані на головний (master) контролер.
P1.5
MOSI
I/O
SPI (Serial Peripheral Interface – послідовний інтерфейс периферійних пристроїв) головна(master) лінія виводу та допоміжна (slave) лінія вводу.
Коли SPI є в головному(master) режимі, MOSI видає дані на допоміжне (slave) обладнання, коли SPI знаходиться у режимі slave, то MOSI приймає дані від головного (master) контролера.
P1.7
INT1:0#
I
Зовнішні запити INT0# та INT1#
Сигнали INT1#/INT0# встановлюють IE1:0 на регістрі TCON. Якщо біти IT1:0 на TCON регістрі встановлені, біти IE1:0 встановляться падаючим рівнем на INT1#/INT0#. Якщо біти IT1:0 очищені (невстановлені, дорівнюють 0), то біти IE1:0 встановлюютьсянизьким рівнем на INT!#/INT0#.
P3.3:2
NMI
I
Немасковане переривання
Тримається на високому рівні 24 періоди осцилятора. . Коли використовується назва продукту як заміна типу «pin-for-pin» для виробу 8хС51, NMI може бути від`єднаним без втрати сумісності або збільшення споживання потужності (кристальне роз`єднання). Не застосовується у DIP(Dual-in-Line Package- корпус з двохстороннім розташуванням виводів)-корпусах.
-
P0.0:7
I/O
Порт 0
Р0 – це 8-бітний двонаправлений порт вводу/виводу з „відкритим стоком”. Контакти Р0, що мають 1 секунду запису до них дійсного числа і можуть бути використані як виводи з високим імпедансом. Треба уникати будь-якого біжучого споживання струму, „плаваючі” Р0 виводи мають бути поляризовані на VDD або VSS.
AD7:0
P1.0:7
I/O
Порт 1
Р1 – це 8-бітний двонаправлений порт вводу/виводу з внутрішнім кабруваннями. Р1 забезпечує можливість переривання від інтерфейсу клавіатури.
-
P2.0:7
I/O
Порт 2
Р2 – це 8-бітний двонаправлений порт вводу/виводу з внутрішнім кабруваннями
A15:8
P3.0:7
I/O
Порт 3
Р3 – це 8-бітний двонаправлений порт вводу/виводу з внутрішнім кабруваннями
-
PROG#
I
Програмований імпульсний ввід
Програмований імпульс застосовується для програмування кристальних EPROM/OTPROM (Erasable[Electrically] Programmable Read-Only Memory – ПЗП, що стирається і програмується;One-Time Programmable Read-Only Memory-однократно програмоване ПЗП).
-
PSEN#
O
Сигнал дозволу читання програмної пам`яті.
PSEN# затверджений для діапазону адрес пам`яті, що залежать від бітів RD0 та RD1 в байті UCONFIG0.
-
RD#
O
Сигнал читання або 17ий адресний біт(А16).
Сигнал читання для зовнішньої пам`яті даних, що залежить від бітів RD0 та RD1 в байті UCONFIG0.
P3.7
RST
I
Сигнал скиду для кристалу
Цей сигнал тримається високим рівнем протягом 64 періоди осцилятора, доки осцилятор виконується скид. Виводи портів встановлюються до умов скиду, коли застосовується напруга більша ніж VIH1, коли осцилятор працює чи ні. Цей вивід має внутрішній резистор, що дозволяє пристрою бути перезавантаженим , завдяки під`єднаному конденсатору між цим виводом та VDD.
Призначення RST - коли кристал знаходиться в режимі холостого ходу або в режимі відключення, - повернення кристалу(мікросхеми) до нормального функціонування.
-
RXD
I/O
Отримання послідовних даних
RXD посилає та отримує дані у послідовному режимі вводу/виводу 0 і отримує дані в послідовних режимах вводу/виводу 1,2,3.
P3.0
SCL
I/O
TWI послідовні такти
Коли TWI-контролер знаходиться у головному (master) режимі, SCL виводить послідовні імпульси у підлеглі (slave) периферійні пристрої, коли TWI-контролер знаходиться у підлеглому (slave) режимі, SCL отримує послідовні імпульси з головного (master) контролера.
P1.6
SCK
I/O
SPI послідовні імпульси
Коли SPI-контролер знаходиться у головному (master) режимі, SCK виводить послідовні імпульси у підлеглі (slave) периферійні пристрої, коли SPI-контролер знаходиться у підлеглому (slave) режимі, SCK отримує послідовні імпульси з головного (master) контролера.
P1.6
SDA
I/O
TWI послідовні дані
SDA – це двонаправлена TWI-лінія даних.
P1.7
SS#
I
SPI slave (підлеглий) вибірковий ввід
Коли знаходиться у підлеглому (slave) режимі, то SS# дозволяє підлеглий (slave) режим.
P1.4
T1:0
I/O
Таймер T1:0 на зовнішні синхроімпульси.
Коли таймер 1:0 працює як лічильник, спадаючий рівень на контактах Т1:0 збільшує індекс.
-
T2
I/O
Таймер 2 синхроімпульсний контакт вводу/виводу
Для таймера 2 можливий режим збору даних Т2 (це зовнішній синхроімпульсний ввід), а також режим видачі синхроімпульсів.
P1.0
T2EX
I
Таймер 2 зовнішній ввід
Для таймера 2 можливий режим збору даних по спадаючому рівню, що ініціює регістри. У режимі автоматичного перезавантаження спадаючий рівень вказує на потребу регістрів таймера 2 бути пере завантаженими. В режимі додаючого/віднімаючого лічильника, цей сигнал визначає напрямок лічби 1=вверх, 0=вниз.
P1.1
TXD
O
Передача послідовних даних
TXt виводить „зсунуті” такти у послідовному режимі вводу/виводу 0 і передає дані у послідовних режимах вводу/виводу 1,2,3.
P3.1
VDD
PWR
Цифрове постачання живлення
Цей контакт під`єднаний до +5В або +3В вузла постачання напруги.
-
VPP
I
Програмоване постачання напруги
Контакт застосовується для програмування кристальних EPROM/OTPROM.
-
VSS
GND
Заземлення мікросхеми
Під`єднаний до „землі” (лог.нуль).
-
VSS1
GND
Вторинне заземлення 1
Це заземлення забезпечує зниження ефекту „повернення заземлення” та підвищення режим транзитної передачі потужності. Під`єднання цього контакту рекомендується. Але при використанні TSC80251G2D, як заміни типу “pin-for-pin” для продукту 8хС51, VSS1 може бути від`днаний без втрати сумісності. Для DIP-корпусів не застосовується.
-
VSS2
GND
Вторинне заземлення 2
Це заземлення забезпечує зниження ефекту „повернення заземлення” та підвищення режим транзитної передачі потужності. Під`єднання цього контакту рекомендується. Але при використанні TSC80251G2D, як заміни типу “pin-for-pin” для продукту 8хС51, VSS2 може бути від`Єднаний без втрати сумісності. Для DIP-корпусів не застосовується.
-
WAIT#
I
Синхронне очікування стану вводу в режимі реального часу
Очікування вводу в реальному часі є доступним завдяки встановленню біта RTWE у WCON(S:A7h). Протягом шинного циклу, система зовнішньої пам`яті може повідомляти мікроконтролеру „система готова” в реальному часі для контролювання сигналу WAIT#.
P1.6
WCLK
O
Вивід тактового сигналу очікування
Сигнал виводу WCLK в режимі реального часу є доступ-ним завдяки встановленню біта RTWСE у WCON(S:A7h). Коли є доступ, WCLK виводить прямокутні сигнали з періодом ½ від частоти осцилятора.
P1.7
WR#
O
Запис
Сигнал запису до зовнішньої пам`яті.
P3.6
XTAL1
I
Ввід до кристального інвертуючого підсилювача осцилятора(генератора)
Для використання внутрішнього осцилятора кристал/резонатор мікросхеми під`єднується до цього контакту. Якщо використовується зовнішній осцилятор, то його вихід під`єднається до цього контакту. XTAL1 – це джерело тактових імпульсів для внутрішньої синхронізації.
-
XTAL2
O
Вивід до кристального інвертуючого підсилювача осцилятора(генератора)
Для використання внутрішнього осцилятора кристал/резонатор мікросхеми під`єднується до цього контакту. Якщо використовується зовнішній осцилятор, то контакту XTAL2 лишається не під`єднаним.
-
Позначення, що були застосовані в таблиці:
О – вихідний сигнал (від output);
I – вхідний сигнал (від input);
I/O – двонаправлений сигнал (від in/out);
PWR – рівень логічної одиниці;
GND – рівень логічного нуля (від GROUND-земля).
SPPA: Single Pulse Programming Algorithm (алгоритм програмування одиночного імпульсу);
SSLC: Synchronous Serial Link Controller (синхронний послідовний контролер компонування);
EWC: Event and Waveform Controller (контролер події та часової діаграми);
ІSDN термінали: Integrated Services Digital Network (цифрова мережа з комплексними послугами);
PABX (SOHO – Small office-Home office – „малий офіс-домашній офіс” –сегмент комп`ютерного ринку і продукція для нього) – телефонна система приватного користування;
DIP: Dual-in-Line Package (корпус з двохстороннім розташуванням виводів);
PWM: Pulse Width Modulator ( модулятор ширини імпульсу);
SPI: Serial Peripheral Interface (послідовний інтерфейс периферійних пристроїв);
EPROM/OTPROM: Erasable[Electrically] Programmable Read-Only Memory ( ПЗП, що стирається і програмується;One-Time Programmable Read-Only Memory-однократно програмоване ПЗП);
UART: Universal Asynchronous Receiver/Transmitter (універсальний асинхронний приймач/передавач);
1.1.6. Конфігураційні байти
TSC80251G2D-похідні забезпечують гнучкість проекту користувача, конфігуруючи деякі особливості операцій при скиданні пристрою. Ці особливості відносяться до наступних категорій:
• інтерфейс зовнішньої пам`яті (сторінковий режим, адресні біти, запрограмовані стани очікування і адресний інтервал для RD#, WR#, і PSEN#);
• вихідний режим коду операції або бінарний режим коду операції;
• вибір байтів, збережених у стеку перериванням;
• відображення верхньої частини кристальної пам'яті коду до області(регіону) 00:.
Два конфігураційні байти UCONFІG0 та UCONFІG1 забезпечують інформацію. Коли EA# прив'язаний до низького рівня, конфігураційні байти вибираються з зовнішнього адресного простору. TSC80251G2D-похідні резервують верхні вісім байт адресного простору пам'яті (FF:FFF8h-FF:FFFFh) для зовнішнього 8-байтового конфігураційного масиву. Тільки два байти фактично використовуються: UCONFІ0 у FF:FFF8H і UCONFІ1 у FF:FFF9h.
Для пристрою ROM конфігураційна інформація збережена в кристальній пам'яті Коли EA# прив`язаний до високого рівня, конфігураційна інформація відновлюється з кристальної пам'яті замість зовнішнього адресного простору і немає обмеження у використанні зовнішньої пам'яті.
Рис.1.3. Конфігурація байта UCONFIG0
Табл.1.2. Конфігурація байту UCONFIG0
Номер біту
Мнемоніка біту
Опис
7
-
Зарезервовано. Цей біт встановлюється у „1”, коли йде запис до UCONFIG0
6
WSA1#
Біти стану очікування А
Вибір номеру стану очікування для сигналів RD#,WR# та PSEN# для доступу до зовнішньої пам`яті (всі області, крім 2)
WSA1#
WSA0#
Номер стану
0
0
3
0
1
2
1
0
1
1
1
0
5
WSA0#
4
XALE#
Розширений біт ALE. Очищується для розширення проміжку часу імпульсу ALE з Tosc до 3*Tosc; встановлюється для мінімізації проміжку часу імпульсу ALE до Tosc.
3
RD1
Біти вибору сигналів до пам`яті. Обумовлюють 18-бітну,17-бітну або 16-бітну адресу зовнішньої пам`яті та використання сигналів RD#, WR# та PSEN# (див.табл.3.3)
2
RD0
1
PAGE#
Біт вибору сторінкового режима.Очищується для вибору швидкого сторінкового режиму з A15:8/D7:0 у порті 2 та A7:0 у порті 0; встановлюється для вибору не сторінкового режиму з А15:8 у порті2 та A7:0/D7:0 у порті 0.
0
SRC
Біт вибору режиму джерела або двійкового режиму. Очищується для вибору двійкового режиму і встановлюється для вибору режиму джерела.
Примітка:
1. UCONFIG0 вибирається двічі, тому він може бути читатися у обидвох режимах – сторінковому і несторінковому. Якщо P2.1 скинутий протягом першої вибірки даних, використовується сторінковий режим конфігурації, інакше наступна вибірка прадставлена у несторінковому режимі.
2. Ця вибірка забезпечує сумісність зі стандартом апаратури 80С51, що мультиплексує адресу LSB(Low State Byte) та даних з порту 0.
Рис.1.4. Конфігурація байта UCONFIG1
Табл.1.3. Конфігурація байту UCONFIG1
Номер біту
Мнемоніка біту
Опис
7
СSIZE
Біт, що визначає розмір пам`яті програм на кристалі. Очищується для вибору 16КБ , а встановлюється для вибору 32КБ кристальної пам`яті програм.
6
-
Зарезервовано. Встановлюється,коли йде запис до UCONFIG1.
5
-
Зарезервовано. Встановлюється,коли йде запис до UCONFIG1
4
INTR
Біт режиму переривання.Очищується, коли переривання „кладе” два байти у вершину стеку (два нижчих байта по адресі програмного лічильника) і встановлюється, коли переривання „кладе” чотири байта у стек (три байта лічильника команд та регістр PSW1).
3
WSB
Біт стану очікування В. Скидається для генерації одного стану очікування для регіону пам`яті 2 і встановлюється для відмови від очікування для регіону пам`яті 2.
2
WSB1#
Біти стану очікування В
Вибір номеру стану очікування для сигналів RD#,WR# та PSEN# для доступу до зовнішньої пам`яті (тільки для області 2)
WSВ1#
WSВ0#
Номер стану
0
0
3
0
1
2
1
0
1
1
1
0
1
WSB0#
0
EMAP#
Біт відображення кристальної пам`яті програм. Скидається для відображення верхніх 16КБ кристальної пам`яті програм (FF:4000h-FF:7FFFh) у простір даних (00:C000h-00:FFFFh) і встановлюється для відмови від цього відображення.
Примітка:
1. CSIZE є доступним лише у EPROM/OTPROM продуктах.
2. Два або чотири байти „кладуться” у вершину стеку згідно INTR, коли використовується інструкція RETI. INTR може бути встановлений, якщо переривання використовує код, який виконується зовні регіону FF.
3. Використовується лише для сумісності з станом А; встановлюється біт, коли використовується WSB1:0#.
Табл.1.4. Адресні діапазони та використаннясигналів RD#, WR# та PSEN#
RD1
RD0
P1.7
P3.7/RD#
PSEN#
WR#
External memory
0
0
А17
А16
Читається сигнал для всієї зовнішньої пам`яті
Записується сигнал для всієї зовнішньої пам`яті
256КБ
0
1
Контакти вводу/виводу
А16
Читається сигнал для всієї зовнішньої пам`яті
Записується сигнал для всієї зовнішньої пам`яті
128КБ
1
0
Контакти вводу/виводу
Контакти вводу/виводу
Читається сигнал для всієї зовнішньої пам`яті
Записується сигнал для всієї зовнішньої пам`яті
64КБ
1
1
Контакти вводу/виводу
Читається сигнал для регіонів 3 і 2
Читається сигнал для регіонів FF та FE
Записується сигнал для всієї зовнішньої пам`яті
2х64КБ(1)
Примітка: Ці виборки забезпечують сумісність зі стандартом апаратури 80C51, що розділяє простір зовнюшньої пам`яті для даних і коду.
1.1.7. Спеціальні функціональні регістри
Спеціальні функціональні регістри (SFRs) TSC80251G2D-похідних детально описані в Таблиці 1.5-Таблиці 1.13.
SFRs розташовані в зарезервованій області кристальної пам'яті S:, що не представлений на рисунку 5. Відносні адреси в межах S: цих SFRs забезпечується сумісно разом з їхніми значеннями при скиданні в Таблиці. Вони - висхідний аналог SFRs стандарту 80C51 і Іntel сімейства 80C251Sx. Всі SFRs використовуються з побітово.
Табл.1.5. Спеціальні функціональні регістри портів вводу/виводу
Мнемоніка
Ім.`я
P0
Порт 0
P1
Порт 1
P2
Порт 2
P3
Порт 3
Табл.1.6. Спеціальні функціональні регістри таймерів
Мнемоніка
Ім.`я
TL0
Молодший байт таймера/лічильника 0
TH0
Старший байт таймера/лічильника 0
TL1
Молодший байт таймера/лічильника 1
TH1
Старший байт таймера/лічильника 1
TL2
Молодший байт таймера/лічильника 2
TH2
Старший байт таймера/лічильника 2
TCON
Керуючий регістр для таймерів/лічильників 0 та 1
TMOD
Регістр режимів для таймерів/лічильників 0 та 1
T2CON
Керуючий регістр для таймера/лічильника 2
T2MOD
Регістр режимів для таймера/лічильника 2
RCAP2L
Регістр завантаження/фіксування значення таймера/лічильника 2
(молодший байт)
RCAP2H
Регістр завантаження/фіксування значення таймера/лічильника 2
(старший байт)
WDTRST
Регістр скиду для „сторожового таймера”
Табл.1.7. Спеціальні функціональні регістри для послідовних портів вводу/виводу
Мнемоніка
Ім`я
SCON
Керуючий регістр послідовності
SBUF
Буфер послідовних даних
SADEN
Допоміжна (slave) адресна маска
SADDR
Допоміжна адреса
BRL
Регістр перезавантаженння генератора швидкості двійкової передачі
BDRCON
Керуючий регістр генератора швидкості двійкової передачі
Табл.1.8. Спеціальні функціональні регістри синхронного послідовного контролера зв`язування
Мнемоніка
Ім`я
SSCON
Керуючий регістр синхронної послідовності
SSDAT
Регістр синхронних послідовних даних
SSCS
Керуючий регістр синхронної послідовності та стану
SSADR
Адреса синхронної послідовності
SSBR
Біт швидкості двійкової передачі синхронної послідовності
Табл.1.9.Спеціальні функціональні регістри контролера подій та часових діаграм
Мнемоніка
Ім`я
CCON
Керуючий регістр таймера/лічильника EWC-PCA
CMOD
Регістр режимів таймера/лічильника EWC-PCA
CL
Регістр таймера/лічильника EWC-PCA (молодший байт)
CH
Регістр таймера/лічильника EWC-PCA (старший байт)
CCAPM0
Регістр режиму 0 таймера/лічильника EWC-PCA
CCAPM1
Регістр режиму 1 таймера/лічильника EWC-PCA
CCAPM2
Регістр режиму 2 таймера/лічильника EWC-PCA
CCAPM3
Регістр режиму 3 таймера/лічильника EWC-PCA
CCAPM4
Регістр режиму 4 таймера/лічильника EWC-PCA
CCAPP0L
Регістр порівняння модуля 0 вводу EWC-PCA (молодший байт)
CCAP1L
Регістр порівняння модуля 1 вводу EWC-PCA (молодший байт)
CCAP2L
Регістр порівняння модуля 2 вводу EWC-PCA (молодший байт)
CCAP3L
Регістр порівняння модуля 3 вводу EWC-PCA (молодший байт)
CCAP4L
Регістр порівняння модуля 4 вводу EWC-PCA (молодший байт)
CCAP0H
Регістр порівняння модуля 0 вводу EWC-PCA (старший байт)
CCAP1H
Регістр порівняння модуля 1вводу EWC-PCA (старший байт)
CCAP2H
Регістр порівняння модуля 2 вводу EWC-PCA (старший байт)
CCAP3H
Регістр порівняння модуля 3 вводу EWC-PCA (старший байт)
CCAP4H
Регістр порівняння модуля 4 вводу EWC-PCA (старший байт)
19.11.2013 20:11-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора