Міністерство освіти і науки України
Національний університет “Львівська політехніка”
Кафедра САПР
/
Графічно-розрахункова робота
На тему:
РОЗРАХУНОК І ПОБУДОВА БЛОКУ ПАМ’ЯТІ
з курсу “Архітектура Обчислювальних Систем”
Завдання до графічно-розрахункової роботи
Тема роботи: “Розрахунок і побудова блоку пам’яті”.
Початкові дані: Побудувати статичне ОЗП об’ємом 2КБ, використовуючи мікросхему з організацією 1К x 1.
Постановка задачі: Розробити блок пам’яті заданого об’єму (М= 2К x 4) на основі мікросхеми пам’яті з організацією (1К х 1). Вибрати тип мікросхеми пам’яті (статичне ОЗП) , область адресного простору. Синтезувати дешифратор адрес і принципову електричну схему.
Перелік умовних позначень
АДш – адресний дешифратор
ОЗП – оперативний запам’ятовуючий пристрій
ПЗП – постійний запам’ятовуючий пристрій
СДНФ – скорочена диз’юнктивна нормальна форма
ТТЛ – транзисторно-транзисторна логіка
Зміст
Вступ 5
1. Вибір і обґрунтування типу мікросхеми для побудови блоку пам’яті 6
2. Виділення адресного простору для блоку пам’яті 8
3. Розрахунок визначення кількості мікросхем пам’яті для блоку 9
4. Синтез схеми дешифратора адрес для блоку пам’яті 9
Аналіз результатів та висновки 11
Список літератури 12
Додаток (схема електрична принципова) 13
Вступ
Розвиток електронної та обчислювальної техніки і її широке застосування в науці і техніки та промисловості – важливий фактор прискорення науково-технічного прогресу. Розвиток мікроелектронної елементної бази є основою вдосконалення архітектури комп’ютерів та якісного поліпшення їх техніко-економічних показників: продуктивності, швидкодії, надійності, вартості та ін. Розрахунок і побудова блоку пам’яті мікропроцесорного пристрою актуальна у зв’язку з широким застосуванням цифрової техніки у різноманітних пристроях обчислювальних та керуючих систем.
Адже пам’ять – важливий і необхідний компонент в складі архітектури комп’ютера, від якого залежить продуктивність комп’ютера. Система пам'яті є функціональною частиною обчислювальної системи, призначеною для запису, зберігання та видачі інформації.
1. Вибір і обґрунтування типу мікросхеми для побудови блоку пам’яті
У відповідності до індивідуального завдання потрібно синтезувати ОЗП об’ємом 2Кб, використовуючи мікросхеми пам’яті з організацією 1Кx1. Для виконання цього завдання я вибираю мікросхему КР132РУ4А (див. Нефедов А.В. Интегральные микросхемы и их зарубежные аналоги. Справочник. Том 1).
Мікросхема представляє собою матрицю-накопичувач надшвидкодіючого пристрою запам’ятовування статичного типу зі схемою керування об’ємом 1024 біти, з організацією 1024 х 1 розряд, призначену для побудови блоків оперативної пам’яті різноманітних обчислювальних систем і пристроїв пам’яті. Складається з 7848 інтегральних елементів. Корпус типу 2103 16-2, маса не більша 3 г.
Рис. 1.1. Позначення мікросхеми пам’яті КР132РУ4А
на схемах електричних принципових.
Призначення виводів: 1 – вхід сигналу «вибір мікросхеми» CS; 2 – вхід адресний рядка А0; 3 – вхід адресний рядка А1; 4 – вхід адресний рядка А2; 5 – вхід адресний рядка А3; 6 – вхід адресний рядка А4; 7 – інформаційний вхід D0; 8 – загальний GND; 9 – вхід адресний рядка А5; 10 – вхід адресний рядка А6; 11 – вхід адресний рядка А7; 12 – вхід адресний рядка А8; 13 – вхід адресний рядка А9; 14 – вхід сигналу «запис» WE; 15 – інформаційний вхід D1; 16 – напруга живлення.
Мікросхемі пам’яті КР132РУ4А відповідає така характеристика:
Тип ОЗП статична
Інформаційна ємність 1024 біт
Організація 1024 слів x 1 розряд
Напруга живлення 5В±10%
Споживана потужність:
в режимі звертання не більше 470 мВт
в режимі зберігання не більше 250 мВт
Діапазон температур -10…+70 С
Вихід три стани
Сумісність по входу і виходу з ТТЛ-схемами
Час вибірки адреси не більше 33 нс
Час циклу записування (зчитування) не більше 55 нс
Таблиця 1.1. Таблиця істинності мікросхеми КР132РУ4А.
CS
WR/RD
A0… А11
DІ
D0
Режим роботи
1
Х
Х
А
Roff
Зберігання
0
0
А
0
Roff
Запис 0
0
0
А
1
Roff
Запис 1
0
1
А
Х
Дані в прямому коді
Зчитування
2. Виділення адресного простору для блоку пам’яті
При побудові блоків пам’яті ОЗП згідно з структурою пам’яті мікропроцесорної системи вони повинні бути в старших адресах пам’яті. Для прикладу розмістимо блок пам’яті, починаючи з адреси F800h, тоді кінцевою адресою буде FFFFh. Оскільки потрібно синтезувати статичне ОЗП об’ємом 2КБ на основі мікросхеми пам’яті з організацією 1К х 1, то адресний простір буде поділений на дві рівні частини.
Рис. 2.1. Виділення простору адрес для блоку пам’яті об’ємом 2КБ.
Таблиця 2.1. Таблиця адрес пам’яті.
ОЗП 0
Ап1
F800h
1111 1000 0000 0000
Ак1
FBFFh
1111 1011 1111 1111
ОЗП 1
Ап2
FC00h
1111 1100 0000 0000
Ак2
FFFFh
1111 1111 1111 1111
3. Розрахунок визначення кількості мікросхем пам’яті для блоку
Для того, щоб синтезувати статичне ОЗП об’ємом 2КБ (2К х 4) на основі мікросхеми з організацією 1К х 1, необхідно збільшити об’єм та розрядність блоку пам’яті. Тобто необхідне мішане об’єднання мікросхем з організацією 1К х 1.
Щоб знайти кількість мікросхем для нарощення розрядності, скористаємося формулою: к = n/ni, де ni – розрядність мікросхеми пам’яті, а n – розрядність пам’яті, яку потрібно побудувати: к = 4/1 = 4.
Щоб знайти кількість мікросхем для нарощення об’єму пам’яті, скористаємося формулою: L = N/Ni, де Ni – об’єм пам’яті однієї мікросхеми, а N – об’єм пам’яті, яку потрібно побудувати: L = 2/1 = 2.
Отже, щоб побудувати заданий блок пам’яті, необхідно мішано об’єднати M = k*L = 8 мікросхем з організацією 1К х 1.
4. Синтез схеми дешифратора адрес для блоку пам’яті
Для адресного розподілу окремих мікросхем використовуються адресні
дешифратори (АДш), число виходів яких рівне L = 2 числу мікросхем, а число входів (6) визначається за заданим об’ємом та виділеним простором адрес для блоку пам’яті. Щоб вибрати відповідну мікросхему пам’яті, потрібно на її вхід CS подати від АДш сигнал низького рівня. Так як потрібно одночасно збільшити розрядність і об’єм блоку пам’яті, то для мікросхем одного банку буде спільний вихід дешифратора CS1, а для другого банку – CS2.
На основі таблиці адрес пам’яті (Таблиця 2.1.) представимо логічні вирази в СДНФ:
CS1 = A15 + A14 + A13 + A12 + A11 + A10
CS2 = A15 + A14 + A13 + A12 + A11 + A10
Неоднократно скориставшись законами логіки висловлювань, зокрема законом Де-Моргана, отримаємо такий вигляд логічних виразів:
CS1 = A15 ( A14 ( A13 ( A12 ( A11 + A10
CS2 = A15 ( A14 ( A13 ( A12 ( A11 + A10
Рис. 4.1. Схема реалізації комбінаційної схеми адресного дешифратора.
Аналіз результатів та висновки
Виконуючи цю графічно-розрахункову роботу, я навчився будувати блок пам’яті з заданим об’ємом на основі мікросхеми пам’яті з заданою організацією. Також я отримав практичні навички виділення адресного простору, роботи з шіснадцятковою та двійковою системами числення, побудови дешифратора адрес відповідно до його логічного виразу та синтезу схеми електричної принципової блоку пам’яті (див. Додаток).
Список літератури
РОЗРАХУНОК І ПОБУДОВА БЛОКУ ПАМ’ЯТІ : Методичні вказівки до графічно-розрахункової роботи з дисципліни з курсу "Комп’ютерна схемотехніка та архітектура комп’ютерів" для студентів базового напряму "Комп’ютерні науки" / Укл. Панчак Р.Т., Процько І.О., НУ “Львівська політехніка”, 2011. – 27 с.
Нефедов А.В. Интегральные микросхемы и их зарубежные аналоги. Справочник. Том 1. – М.: ИП РадиоСофт, 2000. – 512 с.
Калабеков Б.А. Цифровые устройства и многопроцессорные системы: Учебн. пособие .-М.: Горячая линия-Телеком, 2003. – 336 с.
Якубовский С.В. Аналоговые и цифровые интегральные схемы. -М.: Радио и связь. 1990. – 496 с.