Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Інші
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2024
Тип роботи:
Інші
Предмет:
Архітектура комп’ютера
Частина тексту файла (без зображень, графіків і формул):
В. А. Лахно
АРХІТЕКТУРА КОМП’ЮТЕРА
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
ДЕРЖАВНИЙ ЗАКЛАД
«ЛУГАНСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ
ІМЕНІ ТАРАСА ШЕВЧЕНКА»
КАФЕДРА ІНФОРМАЦІЙНИХ ТЕХНОЛОГІЙ ТА СИСТЕМ
В. А. Лахно
АРХІТЕКТУРА КОМП’ЮТЕРА
Методичні вказівки до практичних занять
для студентів спеціальності
6.0050103 “Програмна інженерія”
Луганськ
ДЗ «ЛНУ імені Тараса Шевченка»
2010
УДК 004.2.075
ББК 32.973.2-02
Л29
Рецензенти:
Петров О. С. –
доктор технічних наук, професор, завідувач кафедри комп’ютерних систем та мереж Східноукраїнського національного університету імені Володимира Даля.
Могильний Г. А. –
кандидат технічних наук, завідувач кафедри інформаційних технологій та систем Луганського національного університету імені Тараса Шевченка.
Л29
Лахно В. А.
Архітектура комп’ютера: метод. вказівки до лабораторних занять для студ. спец. 6.0050103 “Програмна інженерія”; Держ. закл. “Луган. нац. Ун-т імені Тараса Шевченка”.-Луганськ: Вид-во ДЗ «ЛНУ імені Тараса Шевченка», 2009. – 75 с.
Методичні вказівки містять практичні роботи, варіанти завдань та зразки їх виконання. Практичні роботи виконуються у різних середовищах автоматизованого проектування та дослідження складових компонентів комбінаційних схем електронно обчислювальних машин.
Призначені для студентів усіх форм навчання спеціальності 6.0050103 “Програмна інженерія”.
УДК 004.2.075
ББК 32.973.2-02
Рекомендовано до друку навчально-методичною радою
Луганського національного університету
імені Тараса Шевченка
(протокол № від листопада 2010 р.)
© Лахно В. А., 2010
© ДЗ «ЛНУ імені
Тараса Шевченка», 2010
Зміст
Вступ……………………………………………………..
5
Практична робота № 1. Вивчення логічних елементів електронних схем у комп’ютерів……………..
7
Практична робота № 2. Експериментальні дослідження комбінаційних схем у програмах Electronics Workbench та Multisim………………………………………….
18
Практична робота № 3. Експериментальні дослідження тригерів у програмах Electronics Workbench та Multisim……………………………………………………….
25
Практична робота № 4. Експериментальні дослідження лічильників та регістрів у програмах Electronics Workbench та Multisim…………………………….
31
Практична робота № 5. Експериментальні дослідження дешифраторів та мультиплексорів у програмах Electronics Workbench та Multisim………………
38
Практична робота № 6. Моделювання електронних схем комп’ютерів у середовищі MicroCAP-8...
48
Практична робота № 7. Моделювання суматорів у Electronics Workbench та MicroCAP- 8………………………..
58
Практична робота № 8. Моделювання АЛП у Electronics Workbench та MicroCAP- 8………………………...
Практична робота № 9. Моделювання запам’ятовуючих пристроїв у Electronics Workbench та MicroCAP- 8…….........................................................................................
Практична робота № 10. Моделювання простішої ЕОМ у Electronics Workbench…………………………………...
Список літератури……………………………………..
67
ВСТУП
Матеріал, пов’язаний з вивченням CASE-засобів, які використовуються для проектування електронних схем сучасних комп’ютерів, складає значну частину курсу «Архітектура комп’ютера». Дисципліна «Архітектура комп’ютера» є одною з базових в системі знань та вмінь, що формують бакалавра та спеціаліста із спеціальності “Програмна інженерія”. Мета викладення дисципліни «Архітектура комп’ютера» - сформувати в студентів знання, уміння і навички, необхідні для подальшого використання сучасних апаратних засобів комп'ютерів.
Зважаючи на важливість і обширність матеріалу, пов’язаного з питаннями методів аналізу і синтезу логічних електронних схем комп’ютерів із застосуванням CASE-засобів, його вивчення в сучасній методиці викладання дисципліни «Архітектура комп’ютера», займає провідну позицію.
У даних методичних вказівках, у відповідності до навчального плану, містяться десять практичних робіт, які у певній мірі дозволяють студентам оволодіти методами аналізу і синтезу електронних схем сучасних комп’ютерів із допомогою найбільш поширених CASE-засобів.
Ціль методичних вказівок – з метою сприяння вирішенню завдань підготовки спеціалістів у галузі комп’ютерних технологій, допомогти студентам оволодіти практичними навиками роботи з аналізу логічних схем комп’ютерів.
Спробою досягти цієї цілі й визначається структура даних методичних вказівок. Частина практичних робот виконується у відповідності до індивідуальних варіантів, а частина робот виконується студентом у відповідності до завдання, яке міститься у розділі – хід роботи.
Після виконання практичної роботи кожен студент повинен оформити звіт на аркуші формату А4 якій містить наступні пункти:
мета роботи;
варіант завдання;
логічна схема побудована у відповідному середовищі – EWB, MC8, Multisim 9 або Multisim 10;
таблиця із результатами експериментів;
висновок по роботі.
При захисті роботи студент відповідає на питання, які наведені після кожної практичної роботи (питання для самоперевірки).
Критерії оцінювання робот. Оцінюється відсоток виконаних робіт.
A – “5” –– 4,5 – 5,0 –– 91% – 100%
B – “4” –– 4,0 – 4,4 –– 86% – 90%
C – “4” –– 3,5 – 3,9 –– 81% – 85%
D – “3” –– 3,0 – 3,4 –– 76% – 80%
E – “3” –– 2,5 – 2,9 –– 71% – 75%
FX – “2” –– 2,0 – 2,4 –– 66% – 70%
F – “2” –– 1,5 – 1,9 –– 60% – 65%
Методичні вказівки призначені для виконання практичних робіт студентами всіх форм навчання спеціальності 6.0050103 “Програмна інженерія”.
Наведемо перелік тем лекційних занять, а також розбивку практичних робіт за модулями.
Згідно з планованим розподілом навчального часу дисципліну поділено на 4 модулі. Дані методичні вказівки охоплюють перший та другий модулі.
Теми першого модуля: Елементи і вузли ПК (логіка, тригери, регістри, лічильники, шифратори, дешифратори, мультіплексори, демультіплексори, додавачі, електронна пам'ять).
Теми другого модуля. Процесори. Принципи розробки сучасних комп'ютерів. Паралелізм на рівні команд. Структура мікропроцесорної системи (МПС). Структура і робота мікропроцесора. Блоки МПС.
Відповідно, практичні роботи з першої по четверту відноситься до першого модуля, практичні роботи з п’ятої по десяту до другого модуля.
Практична робота № 1. Вивчення логічних елементів електронних схем у комп’ютерів
Мета роботи: закріплення теоретичних знань із структури логічних елементів та їх застосування при побудові логічних схем цифрових пристроїв та синтезу сигналів на виході ЦА.
Логічною схемою називається сукупність логічних електронних елементів, з’єднаних між собою так, щоб виконувався заданий закон функціонування схеми, тобто виконувалася задана логічна функція.
За залежністю вихідного сигналу від вхідного всі електронні логічні схеми можна умовно розподілити на:
- схеми першого роду, тобто комбінаційні схеми, вихідний сигнал яких залежить лише від стану вхідних сигналів у кожен момент часу;
- схеми другого роду або накопичувальні схеми, які містять елементи з пам’яттю, вихідний сигнал яких залежить і від вхідних сигналів, і від стану схеми в попередні моменти часу.
За кількістю входів і виходів схеми бувають:
- з одним входом і одним виходом;
- з кількома входами й одним виходом;
- з одним входом й кількома виходами;
- з кількома входами й виходами.
За способом здійснення синхронізації схеми бувають із зовнішньою синхронізацією (синхронні автомати) та з внутрішньою синхронізацією (асинхронні автомати є їх окремим випадком).
Практично будь-який комп’ютер складається з комбінації схем першого й другого родів різної складності. Таким чином, основою будь-якого цифрового автомата, що обробляє цифрову інформацію, є електронні елементи двох типів: логічні або комбінаційні й запам’ятовуючі. Логічні елементи виконують найпростіші логічні операції над цифровою інформацією, а запам’ятовуючі слугують для її зберігання.
Технічним аналогом булевої функції в обчислювальній техніці є так звана комбінаційна схема. На вхід комбінаційної схеми надходять, а з виходу знімаються електричні сигнали у вигляді одного з рівнів напруги, що відповідає значенням логічного 0 і логічної 1.
Наприклад, розглянемо схему, яка має m входів і n виходів (рис. 1.1). На її входи можуть бути подані набори значень вхідних перемінних Xi {0,1}, , а на виходах формуються вихідні перемінні Yj({0,1}, .
Рис. 1.1. Комбінаційна схема
Схема називається комбінаційною, якщо кожну з n функцій її виходів Y1,Y2, ..., Yn можна представити як булеву функцію вхідних перемінних X1, X2, ..., Xm.
Як випливає з визначення комбінаційної схеми, значення вихідних перемінних Yj у довільний момент часу однозначно визначаються значеннями вхідних перемінних Xi.
Структурно комбінаційна схема може бути представлена як сукупність елементарних логічних схем – логічних елементів (ЛЕ). ЛЕ виконують над вхідними перемінними елементарні логічні операції типу „І-НЕ”, „І”, „АБО”, „АБО-НЕ” і т. ін.
Кількість входів логічного елемента відповідає кількості аргументів відтворюваної ним булевої функції. Графічне зображення комбінаційної схеми, при якому показано зв’язки між різними елементами, а самі елементи представлено умовними позначками, називається функціональною схемою.
Під час розробки комбінаційних схем доводиться розв’язувати задачі аналізу й синтезу.
Задача аналізу полягає у визначенні статичних і динамічних властивостей комбінаційної схеми. У статиці визначаються булеві функції, реалізовані комбінаційною схемою за відомою їй структурою. У динаміці розглядається здатність надійного функціонування схеми в перехідних процесах при зміні значень перемінних на входах схеми, тобто визначається наявність на виходах схеми можливих небажаних імпульсних сигналів, які не випливають безпосередньо з виразів для булевих функцій, реалізованих схемою.
Задача синтезу полягає в побудові із заданого набору логічних елементів комбінаційної схеми, яка реалізує задану систему булевих функцій.
Розв’язання задачі синтезу не є однозначним, можна припустити різні варіанти комбінаційних схем, які реалізують одну й ту саму систему булевих функцій, але відрізняються за тими або іншими параметрами. Розробник комбінаційних схем з цієї множини варіантів вибирає один, виходячи з додаткових критеріїв: мінімальної кількості логічних елементів, необхідних для реалізації схеми, максимальної швидкодії й т. ін. Існують різні методи синтезу комбінаційних схем, серед яких найбільше розроблено канонічний метод.
Елементи, які реалізують найпростіші логічні функції, схематично представляють у вигляді прямокутників, на полі яких зображують символ, що позначає функцію, виконувану цим елементом. Вхідні перемінні прийнято зображувати зліва, а вихідні – справа. Вважається, що передача інформації відбувається зліва направо.
Якщо виходи одних елементів з’єднати з входами інших, то отримаємо схему, яка реалізує більш складну функцію. Сукупність різних типів елементів, достатніх для відтворення будь-якої логічної функції, назвемо логічним базисом. Елементи „І” й „НЕ” представляють такий логічний базис. Елемент типу „АБО” може бути отримано з’єднанням елементів „І” та „НЕ”.
Логічний базис може складатися лише з одного типу елементів, наприклад елемента типу „І-НЕ”, схему якого показано в табл. 1.1. Універсальність елемента „І-НЕ” забезпечила йому широке застосування у створенні обчислювальної техніки. Існують й інші елементи, які реалізують найпростіші логічні функції. До них, наприклад, належать елементи сумування за модулем два, які реалізують функцію нерівнозначності двох перемінних.
Зазначимо, що кожен реальний логічний елемент має деякий час затримки зміни вихідного сигналу по відношенню до вхідного. Однак у комбінаційних схемах при їх формальному описі часом затримки логічних елементів нехтують.
Як уже було відзначено, прості (елементарні) логічні функції апаратно реалізуються за допомогою відповідних комбінаційних електронних логічних елементів – вентилів. Можна вважати, що ці елементарні логічні функції є логічними операторами згаданих електронних елементів, тобто схем. Кожну таку схему позначають певним графічним символом, який може бути орієнтованим або ж неорієнтованим. Наведемо приклади графічного позначення цих схем (див. табл. 1.1).
Аналізуючи або синтезуючи логічні ланцюги, слід ураховувати таку обставину.
Здійснити логічні функції на практиці дозволяють різноманітні так звані логічні (цифрові) напівпровідникові схеми – вентилі, вихідні сигнали яких однозначно визначено комбінаціями рівнів сигналів на входах цих схем. Причому, і вхідні, і вихідні сигнали цих вентилів можуть бути імпульсними або потенційними й мають два фіксовані значення: високий (H) або низький (L) рівень. Коли логічній „1” відповідає високий рівень, тоді логічному „0” – низький.
Таблиця 1.1
Приклади графічного зображення елементів логічних схем
Традиційне
Традиційне
ІЕЕЕ/ANSI
Схема, яка реалізує логічну функцію „І”
Схема, яка реалізує елементарну логічну функцію „НЕ”
Схема, яка реалізує елементарну логічну функцію „АБО”
Продовження - Таблиця 1.1
Схема, яка реалізує елементарну логічну функцію „АБО-НЕ”
(стрілка Пірса)
Схема, яка реалізує логічну функцію „І-НЕ”(штрих Шеффера)
Схема, яка реалізує логічну функцію „АБО, що виключає”
(тобто суму за модулем 2)
Будь-яка комбінаційна схема являє собою з’єднання логічних елементів, в якому входи деяких елементів підключаються до входів інших. Але ж не кожне з’єднання логічних елементів відноситься до класу комбінаційних схем. З’єднання логічних елементів, в якому сигнал, який поступає на вхід деякого елементу, проходячи через один чи декілька елементів, надходить на вхід того ж самого елементу, не належить до класу комбінаційних схем.
На рис. 1.2 – 1.5 наведено схеми, таблиці істинності, діаграми роботи логічних елементів.
Рис. 1.2. Схема, таблиця істинності, діаграма роботи логічного елементу “І”
Рис. 1.3. Схема, таблиця істинності, діаграма роботи логічного елементу “АБО”
Рис. 1.4. Схема, таблиця істинності, діаграма роботи логічного елементу “НЕ”
Рис. 1.5. Схема, таблиця істинності, діаграма роботи логічного елементу “АБО-НЕ”
Завдання. Побудувати вихідний сигнал для логічних елементів «І», «НЕ», «АБО», «І-НЕ», «АБО-НЕ» рис. 1.6 а) та б).
б)
Рис. 1.6. Тимчасові діаграми
Розглянемо приклад, в якому спробуємо спроектувати логічну схему п'яти бітового суматора, що використовує окремі повні суматори. Сума з'являється на виходах S4, S3, S2, S1, S0.
Нижче показана таблиця істинності пристрою, що має три входи А, В, Сin, а також два виходи: S і Сout. Всього для трьох входів можливі вісім наборів станів, при цьому для кожного конкретного випадку в таблиці істинності 1.2 і на рис. 1.7, 1.8 вказані можливі вихідні сигнали.
Таблиця 1.2
Таблиця істинності повного суматора
Вхід бітів першого доданку
Вхід
Бітів
другого
доданку
Вхід бітів
перенесення
Вихід бітів
суми
Вихід бітів
перенесення
А
В
Свх
S
Вих.
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
Рис. 1.7. Блок схема паралельного п’яти бітового суматора, що використовує окремі повні суматори
Пристрій називається паралельним суматором, тому, що всі біти чисел, що складаються, подаються на входи схеми одночасно. Це значить, що в кожному розряді складання виконується за один такт. Це відрізняється від звичного складання на папері, коли ми складаємо біти (цифри) по черзі, т.ч. паралельне складання виконується швидше.
Рис. 1.8. Схема суматора
Розглянемо, наприклад, випадок коли А=0, В=0, Сin=1. Повний суматор повинен скласти ці біти і одержати суму S, рівну 0, і перенесення Сout, рівне 1.
Схема має два виходи, тому можна проектувати логіку для кожного виходу по окремості. Почнемо з виходу S. Таблиця істинності показує, що можливі чотири ситуації, коли S=1. Можливо записати вираз для S, використовуючи диз'юнктивну форму:
Спробуємо спростити цей вираз, тобто винесемо за дужки загальні множники. Оскільки жодна пара доданків не має двох загальних змінних, винесемо за дужки з перших двох членів множник , а з двох останніх А. В результаті одержимо:
Перший член, записаний в дужках, є виразом виключає «АБО» для змінних Його можна записати у вигляді Другий член в дужках – це операція «АБО-НІ», що виключає, для тих же змінних Його можна записати у вигляді Тоді вираз для S отримає наступний вигляд:
Замінимо на Х. Отже це операція «АБО» що виключає. Проведемо зміну Отже розглянемо сигнали на виході Сout, які наведені у таблиці істинності. Запишемо вираз для сигналу Сout у диз’юнктивній формі:
Спростимо вираз
Подальша мінімізація одержаного виразу неможлива. Схема одержана в результаті виглядатиме таким чином, див. рис. 1.9.
Рис. 1.9. Схема п’яти бітового суматора
Хід виконання роботи
1. Вивчити теоретичні відомості по роботі. У ході виконання роботи необхідно вести протокол роботи, куди рекомендується заносити схеми логічних елементів і діаграми їх функціонування, логічні функції, таблиці істинності.
2. Побудувати логічну схему у відповідності до наступної таблиці істинності.
Таблиця 1.3
Таблиця істинності для побудови логічного виразу
X1 X2 X3
У
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1
0
0
0
0
0
0
1
Практична робота № 2. Експериментальні дослідження комбінаційних схем у програмах Electronics Workbench та Multisim
Мета роботи: Навчитися моделювати роботу комбінаційних схем пам’яті у програмах Electronics Workbench та Multisim.
Системи схемотехнічного моделювання Electronics Workbench та Multisim призначена для моделювання і аналізу електричних схем, див. рис. 2. 1.
Системи Electronics Workbench (рис. 2.1 а) та Mulsim (рис. 2.1 б) дозволяють моделювати аналогові, цифрові і цифро-аналогові схеми великого ступеня складності. Бібліотеки, що є в програмах, включають великий набір поширених електронних компонентів. Є можливість підключення і створення нових бібліотек компонентів.
а)
б)
Рис. 2.1. Загальний вигляд Electronics Workbench та Mulsim 10
Параметри компонентів можна змінювати в широкому діапазоні значень. Прості компоненти описуються набором параметрів, значення яких можна змінювати безпосередньо з клавіатури, активні елементи – у вигляді моделі що описує конкретний елемент або його ідеальне уявлення. Модель вибирається із списку бібліотек компонентів, параметри моделі також можуть бути змінені користувачем. Широкий набір приладів дозволяє проводити вимірювання різних величин, задавати вхідні дії, будувати графіки. Всі прилади зображаються у вигляді, максимально наближеному до реального. Результати моделювання можна вивести на принтер або імпортувати в текстового або графічного редактора для їх подальшої обробки. Програми Electronics Workbench (Mulsim) сумісні з програмою P-SPICE, тобто надає можливість експорту і імпорту схем і результатів вимірювань в різні її версії. Працюючи з Electronics Workbench (Mulsim), експериментатор застрахований від випадкової поразки струмом, а прилади не вийдуть з ладу через неправильно зібрану схему. Завдяки цій програмі у розпорядженні користувача є такий широкий набір приладів, який навряд чи буде доступний в реальному житті. Таким чином, у Вас завжди є унікальна можливість для планування і проведення широкого спектру досліджень електронних схем при мінімальних витратах часу.
Всі операції проводяться за допомогою миші і клавіатури. Управління тільки з клавіатури неможливе. Шляхом настройки приладів можна: змінювати шкали приладів залежно від діапазону вимірювань, задавати режим роботи приладу, задавати вид вхідних дій на схему (постійні і гармонійні струми і напруги, трикутні і прямокутні імпульси). Графічні можливості програми дозволяють: одночасно спостерігати декілька кривих на графіку, відображати криві на графіках різними кольорами, вимірювати координати крапок на графіку, імпортувати дані в графічного редактора, що дозволяє провести необхідні перетворення малюнка і висновок його на принтер. Electronics Workbench дозволяє використовувати результати, одержані в програмах P-SPICE, РСВ, а також передавати результати з Electronics Workbench в ці програми. Можна вставити схему або її фрагмент в текстового редактора і надрукувати в ньому пояснення або зауваження по роботі схеми.
При побудові і редагуванні схем виконуються наступні операції:
• вибір компоненту з бібліотеки компонентів;
• виділення об'єкту;
• переміщення об'єкту;
• копіювання об'єктів;
• видалення об'єктів;
• з'єднання компонентів схеми провідниками;
• установка значень компонентів;
• підключення приладів.
Якщо схема не поміщається на екрані монітора, будь-яку її ділянку можна проглянути за допомогою лінійок прокрутки, розташованих справа і під робочим полем. Після побудови схеми і підключення приладів аналіз її роботи починається після натиснення вимикача в правому верхньому кутку вікна програми.
Експеримент 1. Знайдіть аналітичний вираз функції, яка реалізується схемою, приведеною на рис. 2.2. Зберіть схему у Electronics Workbench (рис. 2.2. а) або Mulsim (рис. 2.2. б), підключіть входи D, С, В, А до джерела логічних сигналів, а вихід — до логічного пробника. Включіть схему і перевірте правильність аналітичного виразу.
а)
б)
Рис. 2.2. Схема до експерименту №1
Експеримент 2. Викличте генератор слів і логічний аналізатор. Запрограмуйте генератор на формування послідовності чотирьох розрядних слів, відповідних числам натурального ряду від 0 до 15. Підключіть його виходи до відповідних входів схеми, приведеної на рис. 2.2. (А - молодший розряд числа, D - старший). Досліджуйте роботу схеми в режимах "STEP" та "CYCLE".
Намалюйте тимчасові діаграми сигналів на виходах всіх логічних елементів схеми для всіх можливих комбінацій вхідних сигналів. Перевірте правильність виконання завдання за допомогою логічного аналізатора.
Експеримент 3. Проведіть аналіз роботи схеми, зображеної на рис. 2.3, для чого складіть таблиці реалізованих функцій, якщо сигнал в крапці 1 сприймається елементом «АБО»:
а) як логічна 1;
б) як логічний 0.
Виберіть необхідні інструменти для проведення експериментальної перевірки схеми і визначте, як сприймається сигнал на непідключеному вході при роботі базових елементів.
Рис. 2.3. Схема до експерименту № 3
Експеримент 4. Проведіть аналіз роботи логічного пристрою, зібраного на мікросхемах 7404 і 7410, показаного на рис. 2.4. Визначте, яку математичну операцію виконує даний пристрій, якщо комбінації логічних рівнів на вході розглядати як числа. Зберіть схему, підключіть необхідні прилади і проведіть експериментальне дослідження роботи схеми.
Рис. 2.4. Схема до експерименту № 4
Експеримент 4. При монтажі схеми, приведеної на рис. 2.5 а, була допущена помилка: замість елемента XOR був використаний елемент OR (рис. 2.5 б). Знайдіть комбінації вхідних сигналів, які дозволяють виявити помилку монтажника.
а)
б)
Рис. 2.5. Схема до експерименту № 5
Експеримент 5. Спростить схему приведену на рис. 2.6. Перевірте еквівалентність сигналів на виході попередньої схеми та отриманої при спрощені.
Рис. 2.6. Схема до експерименту № 6
Хід виконання роботи
Повторити конспект (теоретичні відомості).
Отримати допуск до роботи.
Скласти у Electronics Workbench або Mulsim відповідні схеми.
Провести відповідні експерименти. Заповнити протокол та скласти звіт по практичній роботі.
Зробити висновки по роботі.
Відповісти на запитання для самоперевірки.
Запитання для самоперевірки
Чим відрізняється робота у Electronics Workbench та Mulsim?
За допомогою яких вікон або панелей побудувати комбінаційну схему у Electronics Workbench та Mulsim?
Як перевірити працездатність схеми у Electronics Workbench або Mulsim?
За допомогою яких інструментів можливо спростити схему у Electronics Workbench або Mulsim?
Практична робота № 3. Експериментальні дослідження тригерів у програмах Electronics Workbench та Multisim
Мета роботи: Навчитися моделювати роботу цифрових пристроїв з елементами пам’яті у програмах Electronics Workbench та Multisim.
Тригер має два стійкі стани: Q=1 і Q=0, тому його іноді називають бістабільною схемою. В якому з цих станів опиниться тригер, залежить від сигналів на входах тригера і від його попереднього стану, тобто він має пам'ять. Можна сказати, що тригер є елементарним елементом пам'яті. Тип тригера визначається алгоритмом його роботи. Залежно від алгоритму роботи, тригер може мати настановні, інформаційні і управляючі входи. Настановні входи встановлюють стан тригера незалежно від стану інших входів. Входи управління дозволяють запис даних, що подаються на інформаційні входи. Найпоширенішими є тригери RS, JK, D і Т- типів.
Тригер типа RS
RS-тригер - найпростіший автомат з пам'яттю, який може знаходитися в двох станах. Тригер має два входи: установки S (SET - установка) і скидання R (RESET - скидання), на які подаються вхідні сигнали від зовнішніх джерел. При подачі на вхід установки активного логічного рівня тригер встановлюється в 1 (), при подачі активного рівня на вхід скидання тригер встановлюється в 0 (). Якщо подати на обидва входи установки (збудження) пасивний рівень, то тригер зберігатиме попередній стан виходів:
Опис роботи RS-тригера можна доповнити графом рис. 3.1 (графічний спосіб).
Графік на рис. 3.1 а показує, що схема, яка знаходилася в стані Q=0, зберігає цей стан як при дії вхідного набору R=0, S=0, так і при дії R=1, S=0. Якщо ж на вхід схеми, що знаходиться в стані Q=0, подіяти набором R=0, S=1, то вона переходить в стан Q=1 і зберігає його при вхідних наборах R=0, S=1, або R=0, S=0.
На рис. 3.1 б той же граф тригера намальований більш компактно. Вхідні сигнали, які можуть приймати будь-які значення (як 0, так і 1), позначені як X, а позиція позначення відповідає послідовності R, S.
Рис. 3.1. Граф роботи RS-тригера
JK- тригер
Тригер JK- типу має складнішу, в порівнянні з RS-тригером, структуру і більш широкі функціональні можливості. Крім інформаційних входів J і K і прямого та інверсного виходів, JK- тригер має вхід управління С (цей вхід також називають тактуючим або рахунковим), а також асинхронні R і S - входи. Входи R і S мають пріоритет над іншими. Активний рівень сигналу на вході S встановлює тригер в стан 0=1, а активний рівень сигналу на вході R - в стан Q=0, незалежно від сигналів на решті входів.
3. D-тригер.
D-тригер має один інформаційний вхід D (data - дані). Інформація з входу D заноситься в тригер по позитивному перепаду імпульсу на рахунковому вході C і зберігається до наступного позитивного перепаду на рахунковому вході тригера. Крім рахункового С і інформаційного D входів, тригер забезпечений асинхронними R і S входами. На рис. 3.2 зображено граф роботи D тригера.
Рис. 3.2. Граф роботи D-тригера
Експеримент 1. Зберіть схему зображену на рис. 3.3. Включіть схему. Послідовно подайте на схему наступні сигнали: S=1, R=0; S=0, R=0. Поясніть отримані результати.
Рис. 3.3. Дослідження RS-тригера
Експеримент 2. Дослідження JK-тригера, побудованого на базі логічних елементів «І» RS-тригерів.
Зберіть схему зображену на рис. 3.4. Включіть схему. Змінюючи рівень сигналу на вході С, складіть тимчасові діаграми сигналів на виходах Q1 і Q2 обох RS-тригерів і замалюйте їх в розділі "Результати експериментів". Вкажіть режим роботи тригера. Визначте моменти зміни сигналів Q1 і Q2 по відношенню до моментів зміни сигналу С. Відобразить відмінність в перемикання RS-тригерів на діаграмах.
Рис. 3.4. Дослідження JK-тригера, побудованого на базі логічних елементів «І» RS-тригерів
Експеримент 3. Дослідження роботи D-тригера в рахунковому режимі.
Зберіть схему, зображену на рис. 3.5. Подаючи на рахунковий вхід С тактові імпульси за допомогою ключа [С] і визначаючи стан виходів тригера за допомогою пробників, складіть тимчасові діаграми роботи тригера в рахунковому режимі і занесіть їх в розділ "Результати експериментів".
Рис. 3.5. Дослідження роботи D-тригера в рахунковому режимі
Експеримент 4. Дослідження JK-тригера в рахунковому режимі (Т-тригер). Зберіть схему, зображену на рис. 3.6. Включіть схему. Змінюючи стан входу С відповідним ключем, замалюйте в розділі "Результати експериментів" діаграми роботи тригера в рахунковому режимі.
Рис. 3.6. Дослідження роботи JK - тригера в рахунковому режимі
Хід виконання роботи
Повторити конспект (теоретичні відомості).
Отримати допуск до роботи.
Скласти у Electronics Workbench або Mulsim відповідні схеми.
Провести відповідні експерименти. Заповнити протокол та скласти звіт по практичній роботі.
Підключити до схем осцилограф та замалювати в звіті відповідні тимчасові діаграми роботи тригерів.
Зробити висновки по отриманим діаграмам.
Відповісти на запитання для самоперевірки.
Запитання для самоперевірки
Чим відрізняється робота RS-тригера з прямими входами від роботи RS-тригера з інверсними входами?
Чому комбінація сигналів 11 на входах RS-тригера називається «забороненою»?
В чому відмінність таблиці переходів тригера від таблиці функцій збудження?
Як властивість запам'ятовування відображається в характеристичних рівняннях тригерів?
В чому принципова відмінність роботи синхронних тригерів від асинхронних?
Яка пріоритетність інформаційних і настановних входів в синхронних тригерах?
Чому JK-тригер при J=K=1 не перетворюється на автогенератор?
Чому Т-тригер одержав назву рахункового? Яке число імпульсів він може злічити?
Як працює D-тригер, якщо D=Q?
Намалюйте граф-схему роботи JK-тригера.
Намалюйте тимчасові діаграми роботи відповідно D, RS та JK тригерів.
Намалюйте умовні зображення відповідно D, RS та JK тригерів.
Практична робота № 4. Експериментальні дослідження лічильників та регістрів у програмах Electronics Workbench та Multisim
Мета роботи: Навчитися моделювати роботу лічильників у програмах Electronics Workbench та Multisim.
Лічильник - пристрій для підрахунку числа вхідних імпульсів. Число, що представляється станом його виходів по фронту кожного вхідного імпульсу, змінюється на одиницю. Лічильник можна реалізувати на декількох тригерах. В лічильниках, що підсумовують, кожний вхідний імпульс збільшує число на його виході на одиницю, у піднімаючих лічильниках кожний вхідний імпульс зменшує це число на одиницю. Найпростіші лічильники - двійкові. При цьому тригери з’єднуються послідовно. Вихід кожного тригера безпосередньо діє на тактовий вхід наступного. Число, утворюване станом інверсних виходів тригерів лічильника, пов'язано з числом освіченим станом прямих виходів тригерів наступним співвідношенням: де n - розрядність виходу лічильника.
Лічильники характеризуються числом станів протягом одного періоду (циклу). Число станів називають коефіцієнтом перерахунку Кпід, який дорівнює відношенню числа імпульсів Nc на вході до числа імпульсів NQст на виході старшого розряду за період:
Для побудови підсумовуючого лічильника із Кпід =5 треба, щоб після формування останнього числа з послідовності {0, 1, 2, 3, 4} лічильник переходив не до числа 5, а до числа 0. В двійковому коді це означає, що від числа 100 потрібно перейти до числа 000, а не 101. Зміна природного порядку рахунку
06.02.2014 01:02-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора