Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Вінницькій національний технічний університет
Інститут:
Не вказано
Факультет:
Комп'ютерна інженерія
Кафедра:
Не вказано
Інформація про роботу
Рік:
2014
Тип роботи:
Інші
Предмет:
Інформаційні технології
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Вінницький національний технічний університет
Інститут інформаційних технологій та комп’ютерної інженерії
Кафедра ОТ
JK- синхронний тригер MS-структури із різнополярним керуванням на елементах КМОН логіки
Пояснювальна записка
з дисципліни ”Комп’ютерна електроніка”
до курсового проекту за спеціальністю
“Комп’ютерні системи та мережі”
08-23.КП.011.00.000 ПЗ
Керівник курсового проекту
______________________
__________________
”___” ____________200_ р.
Розробив студент гр. ______
”___” ____________200_ р.
Вінниця ВНТУ 2014
ЗМІСТ
ВСТУП..............................................................................................................5
1 РЕАЛІЗАЦІЯ ЛОГІЧНОЇ ФУНКЦІЇ.............................................................6
1.1 Теоретичні відомості..............................................................................6
1.2 Реалізація логічної функції...................................................................8
1.3 Вибір типу логічного елемента…………….……….…………………...8
2 ЛОГІЧНЕ ПРОЕКТУВАННЯ ТРИГЕРНОЇ СХЕМИ………...……………11
2.1 Теоретичні відомості……………………………………………………11
2.2 Синхронний JK-тригер MS-структури із різнополярним керуванням.11
2.3 Логічне проектування тригерної схеми……….………………………13
2.4 Синтез стандартного D-тригера……….………………………………14
ВИСНОВКИ…………………………………………………………………….17
СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ…………...………………………....18
ДОДАТКИ………………………………………………………………………19
Додаток А - Таблиця відповідності позначення елементів на схемах.........20
Додаток Б - Функціональна схема логічної функції...………………….......21
Додаток В - Принципова схема логічної функції на елементах ТТЛШ логіки……..………………………………………………………………………22
Додаток Г - Часова діаграма роботи логічної функції...……………….…...23
Додаток Д - Схема нестандартної тригерної комірки на основі JK-тригера
MS-структури з різнополярним керуванням ………….……………….…24
Додаток Ж - Часова діаграма роботи нестандартної тригерної комірки на основі JK-тригера MS структури з різнополярним керуванням…………...25
Додаток З - Схема стандартної тригерної комірки на основі D-тригера MS структури різнополярним керуванням..………….……….…….…………..26
Додаток К - Часова діаграма роботи стандартної тригерної комірки на основі D-тригера MS структури з різнополярним керуванням ...…………27
ВСТУП
Значні зміни в багатьох сферах науки і техніки обумовлені розвитком електроніки. В сучасному житті будь-яка промисловість використовує електронні прилади вимірювальної техніки, автоматики та вимірювальної техніки. Причому тенденція розвитку така, що доля електронних інформаційних пристроїв та пристроїв автоматики неперервно збільшується. Це є результатом розвитку інтегральної технології, запровадження якої дозволило наладити масовий випуск дешевих, високоякісних, які не потребують спеціального налагодження мікроелектронних функціональних вузлів різного призначення.
Електроніка – це область науки, техніки і виробництва, що охоплює дослідження і розробку електронних приладів і принципів їхнього використання.
Мікроелектроніка – це розділ електроніки, що охоплює дослідження і розробку певного типу електронних приладів – інтегральних мікросхем – і принципів їхнього застосування.
Тригер – це найпростіший цифровий автомат з пам’яттю здатного зберігати 1 біт (binary digit – двійковий розряд) інформації.
Мета даного курсового проекту набути практичні навички при розробці комбінаційної схеми у відповідному базисі та реалізації тригерної комірки.
1 РЕАЛІЗАЦІЯ ЛОГІЧНОЇ ФУНКЦІЇ
1.1 Теоретичні відомості
Математичною базою цифрової техніки є алгебра логіки, яка оперує зі змінними, які набувають тільки два значення, умовно позначеними 0 і 1, тобто з двійковими змінними. Функції двійкових змінних називаються логічними. Вони також можуть набувати тільки два значення. Логічна функція від n змінних є повністю визначеною, якщо вказані її значення для всіх двійкових наборів її аргументів. Число таких наборів залежить від числа змінних n і дорівнює 2n. Якщо логічна функція визначена не на всіх наборах, то вона є неповністю визначеною або невизначеною. На невизначених наборах змінних значення функції позначається символом x і може бути довільно довизначена або нулем або одиницею.
Логічну функцію для зручності запису і подальшого синтезу виражають у вигляді суми добутків змінних або у вигляді добутків їх сум.
Конституенти одиниці і нуля – це комбінації змінних, при яких функція
відповідно перетворюється в одиницю чи нуль.
Для зменшення числа логічних елементів, які реалізують функцію, застосовують різні методи мінімізації. Найбільш часто застосовують методи з використанням карт Вейча і карт Карно.
Для реалізації логічних операцій застосовують відповідні логічні елементи. Система елементів, яка дозволяє будувати на їх основі логічні функції будь–якої складності, називається функціонально повною системою або базисом. Базис утворюють логічні елементи АБО, І, НІ.
Крім цього, у практиці широко застосовуються логічні елементи, які реалізують найпростіші функції двох змінних АБО – НІ, І – НІ та деякі інші. Ці функції також називають операторами, а запис більш складних функцій у вигляді суперпозиції операторів логічних елементів називається її операторною формою.
Якщо число входів у логічних елементів достатньо велике, то одержання операторного запису функції зводиться до її зображення в одній із
стандартних канонічних нормальних форм, число яких вісім. Одержання всіх нормальних форм зобразимо на прикладі. Позначати нормальні форми будемо шляхом вказування внутрішньої і зовнішньої функцій.. Так наприклад, у ДНФ внутрішньою функцією є функція І, а зовнішньою – АБО, тобто ДНФ являється формою І/АБО, відповідно КНФ – формою АБО/І.
Традиційні методи мінімізації функцій алгебри логіки приводять до канонічних форм, відповідних двохярусній (якщо вхідні перемінні задані і прямими, і інверсними значеннями) реалізації шляхом послідовного виконання операцій І та АБО. Перехід до базисів І-НІ та АБО-НІ ярусність схем не змінює.
Можливі перетворення функцій зумовлюють величезну кількість варіантів, при чому найбільш цінні не лежать на поверхні. Під час пошуку таких варіантів проектувальник не має теоретичних підказок і діє евристично.
До проблематики проектування цифрових приладів відноситься і питання про критерії їх якості. Кожен окремий критерій має ясний, визначений зміст, але не може вичерпним чином охарактеризувати варіант. А щоб врахувати кілька окремих критеріїв якості, потрібно сформувати загальний критерій(інтегральний, багатоцільовий, функцію якості, функцію цінності). Таким чином виникає ситуація, коли для оцінювання пристрою використовується критерій, а для нього самого оцінки якості не існує. Тому в практиці проектування складні загальні критерії якості не популярні. Достатньо визнаним можна, напевно, вважати критерій АТ, де А – апаратна складність пристрою, Т – час розв’язання задачі.
1.2 Реалізація логічної функції
Таблиця 1 – Вихідні дані для реалізації логічної функції
Варіант
Номер константи
1
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
1
1
1
1
0
0
0
0
1
x
x
x
0
0
0
Задану функцію мінімізуємо за допомогою діаграми Вейча (див. рис. 1.1).
Рис.1.1 – Мінімізація логічної функції за допомогою діаграм Вейча
Записуємо результат мінімізації у вигляді суми диз’юнкцій:
.
Приводимо отриману функцію до заданого базису І-НІ:
.
1.3 Вибір типу логічного елемента
Логічний елемент АБО-НІ. Для побудови схеми І-НІ (див. рис. 1.2) на m входів необхідно послідовне підключенням транзисторів n-типу і паралельне вмикання m транзисторів p-типу.
Закритий стан схеми (на вході напруга високого рівня ) забезпечується, якщо хоча б на один із входів подано напругу високого рівня. При цьому один із р-канальних транзисторів, що відповідає цьому входу, відкрився, а відповідний йому транзистор n-канальних транзисторів у послідовному ланцюзі закритий. Відкритий стан схеми (на вході напруга низького рівня) забезпечується, якщо на всі входи подано напругу високого рівня. При цьому всі n-канальні транзистори відкриті, а всі p-канальні закриті.
Перевагами КМОН логіки перед іншими видами є такі:
низька споживана потужність;
широкі робочі діапазони напруги живлення і температур;
висока завадостійкість;
температурна стабільність;
висока навантажувальна здатність[9].
Рис. 1.2 – Схеми базового елементу на транзисторах з різними типами провідності
В нашому випадку для практичної реалізації на КМОН логіці підходить мікросхема К564ЛА9, що зображено на рисунку 1.3. Її характеристики представлено в таблиці 1.
Рис. 1.3 – Мікросхема серії – К564(ЛА9).
Таблиця 1 – Основні параметри КМОН
1
вхідний струм, мкА, не більше:
низького рівня
високого рівня
0,01
0,01
2
вихідна напруга, В
низького рівня, не більше
високого рівня, не менше
0,5
0,5
3
вихідний струм, мА:
низького рівня, не більше
високого рівня, не менше
10
10
4
навантажувальна здатність
10
5
час затримки розповсюдження сигналу, нс, при:
вмиканні
вимиканні
Сн=15пФ
35
35
6
середній струм споживання, мкА, не більш
0,75
7
завадостійкість, В, не більше
1.5–3
8
частота переключення, МГц, не більше
1
9
максимальна напруга живлення, В
15
10
максимальна напруга на вході, В
4,99
11
мінімальна напруга на вході, В
0,01
12
напруга живлення, В
3–15±10%
13
максимальна ємність навантаження, пФ
500
14
діапазон робочих температур
-10…+70
Функціональна схема логічної функції наведена в додатку Б, принципова схема представлена в додатку В, а часові діаграми її роботи – в додатку Г.
2 ЛОГІЧНЕ ПРОЕКТУВАННЯ ТРИЕРНОЇ СХЕМИ
2.1 Теоретичні відомості
Тригер – це елементарний цифровий автомат з двома стійкими станами. Одному з цих станів присвоюється значення 1, а іншому – 0. Стан тригера та значення двійкової інформації, що зберігається, визначаються прямим та Q інверсним вихідними сигналами. Якщо на прямому виході Q є потенціал, який відповідає логічній 1, то тригер знаходиться в одиничному стані (при цьому потенціал на інверсному виході відповідає логічному 0). В протилежному випадку тригер знаходиться в нульовому стані[2].
Закони функціонування тригерів задаються таблицями переходів з компактним записом, при якому в стовбці стану може бути вказано, що новий стан співпадає з попереднім або є його запереченням.
2.2 Синхронний JK-тригер MS–структури із різнополярним керуванням
Особливість цієї схеми в тому, що блокування перепису досягається за рахунок керування основного і допоміжного тригерів сигналами різної полярності.
Наприклад, якщо основний тригер побудувати на ЛЕ типу І-НІ (див. рис. 2.1), а допоміжний – на ЛЕ типу АБО-НІ, то відповідно перший буде керуватися сигналом "1", а другий сигналом "0". Цим забезпечується надійне блокування передавання інформації в допоміжний тригер в момент її запису в основний, чим і гарантується висока функціональна надійність[1].
Порядок роботи тригера, виконаного за даною схемою наступний. При відсутності ТІ (С=0) закриті вентилі І1, І2 елемента D3 або D4 i стан тригера М постійно переписується в тригер S[8].
Рис. 2.1 – Схема JK-тригера з різнополярним керуванням і часова діаграма його роботи
Так, якщо тригер М знаходиться в стані Q'=0,'=1, то будуть закриті вентилі І1 і І2 елемента D4, тобто на його виході рівень 1 і, як наслідок ,тригер S у цьому випадку знаходиться у стані Q=0, =1. При надходженні ТІ (С=1) відкриється вентиль І1 елемента D3, тобто тригер S запам'ятає стан тригера М. Одночасно з процесом зберігання інформації допоміжним тригером відбувається запис інформації в тригер М. Проте інформація, яка записується в тригер М під час дії ТІ, не сприймається тригером S, тому що рівень 0 на виході Q утримує в закритому стані вентилі І1 і І2 елемента D4, тобто виконується заборона прийому інформації тригером S. По закінченні ТІ заборона знімається (С=0) і виконується прийом інформації тригером S, який у перехідний період проходить через стан Q==1. Цей тригер може бути легко перетворений у тригер Т і JK-типів.
2.3 Логічне проектування тригерної схеми
Таблиця 2 – Завдання, для проектування тригерної схеми
Тип тригера
Особливості побудов
Таблиця переходів
X1(t)
X2(t)
X3(t)
Q(t+1)
JK-синхронний
MS-структури
з різнополярним керуванням
0
0
0
Q(t)
0
0
1
Q(t)
0
1
0
0
0
1
1
Q(t)
1
0
0
1
1
0
1
1
1
1
0
0
1
1
1
Q(t)
Таблиця 3 – Таблиця переходів синхронного JK-тригера
J
K
Q(t+1)
0
0
Q(t)
0
1
1
1
0
0
1
1
0
Враховуючи, яким повинен бути стан тригерної комірки залежно від комбінації вхідних сигналів, (по таблиці переходів) перетворюємо таблицю переходів таким чином:
Таблиця 4 – Перетворена таблиця переходів JK- тригера
X1(t)
X2(t)
X3(t)
Q(t+1)
K
J
0
0
0
Q(t)
0
0
0
0
1
Q(t)
0
0
0
1
0
0
1
0
0
1
1
Q(t)
0
0
1
0
0
1
0
0
1
0
1
1
0
1
1
1
0
0
1
1
1
1
1
Q(t)
0
0
За допомогою діаграм Вейча мінімізуємо функції K (див.рис.2.2) та J (див. рис.2.3) і переводимо в базис І-НІ:
Рис. 2.2 – Мінімізація логічної функції K
Рис. 2.3 – Мінімізація логічної функції J
Схема JK тригера MS структури із різнополярним керуванням представлена в додатку Д, часові діаграми її роботи – в додатку Ж.
2.4 Синтез стандартного D-тригера
Тригером D-типу, відомим у літературі під назвою тригера затримки, називають елементарний автомат з одним інформаційним входом. На рисунку 2.4 відображена структура тактового D-тригера, яка широко використовується для побудови регістрів та в пристроях керування
Рис.2.4 – Схема тактового D-тригера
Синхронний D-тригер зі статичним керуванням запасом можна отримати з JK-тригера, якщо на вхід K подати інвертований сигнал S. Але краще використовувати для інвертування елементи які вже є. При відсутності тактового імпульсу (С=0) ЛЕ 1 та 2 знаходяться в одиничному стані (J=1, K=1) незалежно від інформації на D-вході стани тригера не змінюються[5].
При С=1, D=1 на виході ЛЕ 1 формується рівень “0” (K=0), який встановлює елементи 2 та 3 в “1” (K=1, Q=1) та потім ці “1” підтримують “0” на виході ЛЕ 4.
При С=1, D=0 на виході ЛЕ 1 буде “1” (J=1), яка разом з С=1 формує “0” на виході ЛЕ 2 (K=0), рівень “0” встановлює ЛЕ 4 в “1”. Дві логічні “1” на вході ЛЕ 3 підтримують “0” на його виході (Q=0) .
Таблиця 5 – Таблиця переходів D-тригера
D
з 0 в 0
з 0 в 1
з 1 в 0
з 1 в 1
0
1
0
1
Використовуючи таблицю переходів, представимо схему перетворень відповідно до варіанту в таблиці 6.
Таблиця 6 – Перетворена таблиця для синтезу D-тригера
№
X1
X2
C
Q(t)
Q(t+1)
D
0
0
0
0
0
0
0
1
0
0
0
1
0
0
2
0
0
1
0
0
0
3
0
0
1
1
0
0
4
0
1
0
0
1
1
5
0
1
0
1
1
1
6
0
1
1
0
0
0
7
0
1
1
1
0
0
8
1
0
0
0
0
0
9
1
0
0
1
0
0
10
1
0
1
0
0
0
11
1
0
1
1
1
1
12
1
1
0
0
1
1
13
1
1
0
1
0
0
14
1
1
1
0
0
0
15
1
1
1
1
0
0
За допомогою діаграм Вейча мінімізуємо дану функцію:
Рис.2.5 – Мінімізація логічної функції D
Приводимо функцію D до заданого базису І-НІ:
D=
Схема D-тригера представлена в додатку З, часові діаграми її роботи – в додатку К.
ВИСНОВКИ
В даному курсовому проекті було отримано мінімальну форму і побудовано принципову схему ЛЕ для реалізації чотирьохмісної логічної функції заданою таблицею для заданого типу ЛЕ. Відповідно до завдання схему ЛЕ, яка реалізує отриману функцію. Далі здійснено вибір відповідної серії мікросхеми заданого логічного елементу, який реалізує функцію І-НІ, та має коефіцієнт об‘єднання по входу – 3, коефіцієнт розгалуження – 12, час затримки – 10 нс для синтезу тригерної схеми. В курсовому проекті були приведені основні характеристики логічного елементу КМОН - типу.
А також синтезовано тригерну схему на основі вибраних в другому розділі логічних елементів згідно з таблицею переходів, заданою в технічному завданні. Для синтезу було обрано синхронний JK-тригер із різнополярним керуванням. Після побудови схеми було проведено її моделювання в програмному пакеті MicroCap 9, в результаті чого отримано часові діаграми переключень схеми, які повністю відтворюють роботу схеми.
Таким чином, вимоги технічного завдання були виконані в повному обсязі.
СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ
О.Д. Азаров, В.В. Байко, М.Р. Обертюх Комп`ютерна електроніка, частина 2. Елементи цифрових схем. – Вінниця: ВДТУ 2002. – 170с.
Л.А. Мальцева, Є.М. Фромберг, В.С. Ямпольський Основы цифровой техники. -М.: Радио и связь, 1987.-128с.
В.Л. Шило Популярные цифровые микросхемы: Справочник. 2-е изд., испр. – Челябинск: Металлургия, Челябинское отд., 1989. – 352 с.
Е.А. Зельдин Триггеры. – М.: Энергоатомиздат, 1983. – 96 с.
В.А. Батушев, В.Н. Вениаминов, В.Г. Ковалев, О.Н. Лебедев.-2-е изд., перераб. и доп.- М.: Радио и связь, 1984.-272 с.
Игумнов Д. В., Корольов Г.В., Громов И.С. Основы микроэлектроники: Учеб. Для техникумов по спец. «Производство изделий электр. техники». – М.: Высш. шк.., 1991. – 254 с.: ил.
М. И. Богданович , И. Н. Грель, С. А. Дубина Цифровые интегральные микросхемы: Справочник / 2-е издание, перераб. и доп. – Минск: Беларусь, Полымя. 1996. – 605 с.: ил.
Самофалов К.Г., Корнейчук В.И., Тарасенко В.П. Цифровые ЭВМ: Теория и проэктирование / Под общ. ред. К.Г.Самофалова – 3-е изд., перераб. и доп. – К.: Выща шк. Головное изд-во, 1989. – 424 с., 124 ил. – Библиогр.: 21 назв.
9. Ерофеев Ю.Н. Импульсная техника: Учеб. пособие для радиотехн. спец. вузов. – М.:Высш.шк., 1984. – 391 с.: ил.
10. О. Д. Азаров, В. В. Байко, Л. В. Крупельницький Методичні вказівки до виконання курсового проекту з дисципліни ”Комп’ютерна електроніка” Вінниця , ВДТУ, 2001. – 46с. Укр. мовою.
додатки
Додаток А
Таблиця відповідності позначення елементів на схемах
Позначення елементів у середовищі моделювання MICROCAP8
Позначення елементів згідно ДСТУ ГОСТ
Додаток Б
Функціональна схема логічної функції
Додаток В
Принципова схема логічної функції на елементах КМОН логіки
Додаток Г
Часова діаграма роботи логічної функції
Додаток Д
Схема нестандартної тригерної комірки на основі синхронного JK-тригера MS–структури із різнополярним керуванням
Додаток Ж
Часова діаграма роботи нестандартної тригерної комірки на основі синхронного JK-тригера MS–структури із різнополярним керуванням
Додаток З
Схема стандартної тригерної комірки на основі D-тригера MS структури різнополярним керуванням
Додаток К
Часова діаграма роботи стандартної тригерної комірки на основі D-тригера MS структури різнополярним керуванням
Найменування кіл Примітка
22.05.2014 01:05-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора