Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Проектування мікрокомп’ютера на ADuC824
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
ІКТА
Факультет:
Комп'ютерна інженерія
Кафедра:
Кафедра ЕОМ
Інформація про роботу
Рік:
2014
Тип роботи:
Курсова робота
Предмет:
Мікропроцесорні системи
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ “ЛЬВІВСЬКА ПОЛІТЕХНІКА”
Кафедра ЕОМ
Курсова робота
з навчального предмету: «Мікропроцесорні системи»
на тему: «Проектування мікрокомп’ютера»
1. Технічне завдання на курсову роботу.
Розробити мікрокомп'ютер у відповідності з методичними вказівками на процесорі ADuC824
Переферійний вузол мікроконтролера CAN
Мікрокомп’ютер має приймати та опрацьовувати аналоговий сигнал з наступними параметирими:
Величина сигналу в межах від 0 до 1 В
Похибка перетворення не більше 1 мВ
Частота сигналу 4 кГц
АНОТАЦІЯ
В даній курсовій роботі спроектовано мікрокомп'ютер на базі мікропроцесора ADuC824. Подано опис мікропроцесора, мікросхем зовнішньої пам'яті програм та даних, а також заданого периферійного пристрою послідовного інтерфейсу CAN. В даній роботі розроблено електричну функціональну і принципову схеми пристрою, граф-схему алгоритму його роботи, а також програму драйвер.
ЗМІСТ
Технічне завдання на курсову .....................................................................................................2
Анотація..........................................................................................................................................3
Вступ................................................................................................................................................5
1.ТЕХНІЧНІ ХАРАКТЕРИСТИКИ ОСНОВНИХ КОМПОНЕНТ МІКРОКОМП'ЮТЕРА…6
1.1. Основні технічні характеристики мікропроцесора ADuC824…………….…………6
1.2. Функціональна блок-схема мікропроцесора………………………………………….7
1.3. Опис основних функціональних вузлів мікропроцесора AduC824…………………7
1.4 Організація пам’яті мікропроцесора ADuC824……………………………………...13
1.5. Регістри спеціального призначення (special function registers)…………………….17
1.6. Периферійний вузол………………………………………………………………….19
2. РОЗРОБКА СХЕМИ ЕЛЕКТРИЧНОЇ ФУНКЦІОНАЛЬНОЇ ………………………….….21
2.1. Тактовий генератор…………………………………………………………………..21
2.2. Вузол Reset…………………………………………………………………………….22
2.3. Подача живлення………………...……………………………………………………22
2.4. Підключення зовнішньої пам’яті……………………………………………...……..24
3.РОЗРОБКА СХЕМИ ЕЛЕКТРИЧНОЇ ПРИНЦИПОВОЇ…………………………………….28
3.1. Режим пониженого споживання мікропроцесора ADuC824……………………….28
3.2. Подача сигналу на вхід RESET (контакт 5)…………………………………………29
3.3. Циклічне живлення (Cycling Power)…………………………………………….…..29
3.4. Отримання переривання від лічильника інтервалу часу …………………………..29
3.5. Переривання отримане від інтерфейса I2C або SPI…………………………..……29
3.6. Переривання отримане по лінії INT0………………………………………..…..…..29
3.7 Основні відомості про роботу вбудованих в мікропроцесор ADuC824 головного та допоміжного аналогово-цифрового перетворювача………………………...…..29
3.8. Головний АЦП…………………………………………………………………...……31
3.9. Допоміжний АЦП……………………………………………………………………..32
3.10. Опис основних блоків головного АЦП……………………………………..….….33
3.11. Опис основних блоків допоміжного АЦП…………………..……………..….…..34
4.Опис блок-схеми та програми початкової ініціалізації…………………………………...…..35
Додатки………………………………………………………………………………………...…..36
ВСТУП
Сучасний етап науково-технічного прогресу характеризується широким застосуванням електроніки та мікроелектроніки в усіх сферах життя і діяльності людини. Важливу роль при цьому відіграла поява і швидке вдосконалення елементної бази для розробки і проектування різних пристроїв обчислювальної техніки. Обчислювальні машини і комплекси застосовуються в даний час практично у всіх галузях життєдіяльності людини - зв'язку і передачі даних, медицині і в побуті, вимірювальних та контролюючих системах, в системах автоматичного управління та багатьох інших, де грають важливу роль і тому повинні відповідати високим вимогам, як точності, так і надійності. Мікрокомп'ютери стали новим масовим класом ЕОМ внаслідок малої матеріалоємності і вартості, низького енергоспоживання і високої надійності. Вітчизняною промисловістю щорічно виробляється кілька десятків тисяч мікрокомп'ютерів, розробляються операційні системи загального застосування і стандартне програмне забезпечення. Масовість цього нового класу і його високі техніко-економічні параметри мають революційний вплив на ціле покоління приладів, обладнання, агрегатів з вбудованими мікропроцесорними засобами. Будь-яку задачу в принципі можна виконати спроектувавши для цього відповідний мікрокомп'ютер з необхідною конфігурацією, але при виборі комплектуючих необхідно, з одного боку, уникнути надмірності, з другого – забезпечити необхідну для даної задачі гнучкість системи. Ці та інші питання вирішуються в даній курсовій роботі.
1.ТЕХНІЧНІ ХАРАКТЕРИСТИКИ ОСНОВНИХ КОМПОНЕНТ МІКРОКОМП'ЮТЕРА
1.1. Основні технічні характеристики мікропроцесора ADuC824.
Основними характеристиками мікропроцесора ADuC824 є:
8051-базоване ядро:
12.58 МГц номінальна частота
32 КГц зовнішній кварц з системою ФАПЧ
Три 16-розрядних лічильника / таймера
26 програмованих лінії введення / виводу
11 джерел переривань, 2 рівня пріоритету
Вбудовані периферійні пристрої:
Вбудований датчик температури
12-розрядний ЦАП з вольтовим виходом
2 джерела струму порушення
Схема визначення наявності зовнішнього ІОН
Лічильник часового інтервалу (TIC) Послідовний порт (UART)
2-провідний (I2C) і SPI сумісні стандарти Сторожовий таймер (WDT)
Монітор джерела живлення (PSM)
Пам’ять:
8 Кбайт внутрішньої FLASH пам'яті програм
640 байт внутрішньої FLASH пам'яті даних Збереження 100 років
Максимальне число циклів програмування 100К
256 байт внутрішньої пам'яті даних ОЗУ
Характеристики сигма дельта АЦП високого підсилення
2 незалежних канали (16 - і 24-бітного розширення)
Попередній вхідний підсилювач з програмованим коефіцієнтом (PGA)
Основний АЦП - 24 розряду, без пропуску кодів
13-бітове розширення р-р @ 20 Гц, діапазон 20 мВ
18-бітове розширення р-р @ 20 Гц, діапазон 2.56 В
Живлення:
Специфікований для живлення +3 В і +5 В
Норма споживання 3 мА @ 3В (CLK = 1.5 МГц)
Знижене споживання: 20 мкА
Застосування:
Інтелектуальні сенсори (IEEE 1451.2)
Зважувальні пристрої
Переносні вимірювальні прилади Датчики тиску
Передавачі 4-20 мА
1.2. Функціональна блок-схема мікропроцесора.
Функціональна блок-схема мікропроцесора представлена на рис. 1.1.
Рис 1.1. Функціональна схема мікропроцесора ADuC824.
1.3. Опис основних функціональних вузлів мікропроцесора AduC824
ADuC824 є препроцесором інтелектуального датчика ( перетворювача ) , що включає в себе: два сигма - дельта АЦП високого дозволу , 8 - розрядне мікропроцесорний пристрій управління , вбудовану неруйнівну FLASH / EE пам'ять програм / даних. Це малоспоживаючий пристрій приймає сигнали низького рівня безпосередньо з первинного перетворювача.
Крім двох незалежних АЦП (основного і додаткового) у складі є датчик температури і підсилювач PGA (що дозволяє виконувати прямі вимірювання сигналів низького рівня). АЦП з вбудованим цифровим фільтром призначені для вимірювання низькочастотних сигналів в широкому динамічному діапазоні таких , як сигнали з пристроїв зважування , тензометрів або сигнали з температурних датчиків. Частота ( потік ) даних на виході АЦП програмується , і його вихідний дозвіл буде змінюватися в залежності від встановлених посилення і частоти.
Пристрій працює з кварцом 32 КГц , а вбудована система ФАПЧ утворює необхідну внутрішню робочу частоту 12.58 МГц. Ця частота подається на програмований дільник , на виході якого і утворюється робоча тактова частота ядра. Ядро являє собою мікроконтролер 8052 , тому система команд сумісна з набором 8051 . Машинний цикл ядра складається з 12 циклів обраної робочої тактової частоти. На кристалі міститься 8 Кб FLASH / EE пам'яті програм , 640 байт FLASH / EE пам'яті даних і 256 байт оперативної пам'яті даних з довільним доступом (RAM) .
У складі ADuC824 є додаткові аналогові елементи : 12 - розрядний ЦАП , джерела струму , монітор джерела живлення. Вбудована цифрова периферія кристала включає в себе: сторожовий таймер, лічильник тимчасового інтервалу , три таймера / лічильника і послідовні порти. Заводське ПЗУ підтримує режими послідовної завантаження і налагодження ( через UART ) , а також режим емуляції через єдиний зовнішній контакт ЕА / . Детальна блок- схема ADuC824 показана на Рис.12 . Пристрій працює від джерела живлення від +3 В до +5 В. При роботі від джерела +3 В розсіює потужність становить менше 10 мВт. ADuC824 випускається в 52-контактному корпусі MQFP .
Таблиця 1.1
Призначення виводів мікропроцесора ADuC824
№ виводу
Назва (мнемоніка)
Тип
Пояснення
1
P1.0/T2
I/O
Порт 1.0 може працювати як цифровий вхід або вихід і має внутрішні резистори на живленя, як описується нижче для Порта 3. Р1.0 має посилений привід на втеканіе струму до 10 мА і його так само можна використовувати для прийому синхроимпульсов на Таймер 2. Якщо включено, Лічильник інкрементируется по негативному перепаду на вході Т2.
2
P1.1/T2EX
I/O
Порт 1.1 може працювати як цифровий вхід або вихід і має внутрішні резистори на живленя, як описується нижче для Порта 3. Р1.1 має посилений привід на втеканіе струму до 10 мА, і його так само можна використовувати для прийому сигналу керування Таймером 2. Якщо включено, негативний перепад на вході Т2ЕХ викличе захоплення величини Таймера 2 або його перезавантаження.
3
P1.2/DAC/IEXC1
I/O
Порт 1.2 не має цифрового вихідного каскаду; він працює тільки як цифровий вхід, для чого необхідно записати «0» в біт порту. як цифровий вхід Р1.2 зчитує зовнішній високий чи низький рівні зі свого контакту. Можна так само конфігурувати його на вивід аналогового напруги з виходу ЦАП. Якщо і вихідний сигнал ЦАП не використовується, то на цей контакт можна запрограмувати вивід одного або двох струмів збудження (200 мкА або 2 х 200мкА).
4
P1.3/AIN5/IEXC2
I
Порт 1.3 не має цифрового вихідного каскаду; він працює тільки як цифровий вхід, для чого необхідно записати «0» в біт порту. як цифровий вхід Р1.3 зчитує зовнішній високий чи низький рівні зі свого контакту. Його можна використовувати на введення аналогового напруги (AIN5) в додатковий АЦП або запрограмувати на вивід одного або двох струмів збудження (200 мкА або 2 х 200мкА).
5
AVDD
S
Джерело аналогового живлення 3В або 5В.
6
AGND
S
Аналогова земля. Загальний вивід для аналогової частини схеми.
7
REFIN(-)
I
Вивід негативного входу опорної напруги.
8
REFIN(+)
I
Вивід позитивного входу опорної напруги.
9-11
P1.4 - P1.6
P1.5/AIN2
P1.6/AIN3/IEXC
I
Порти 1.4 - 1.6 не мають цифрового вихідного каскаду; вони працюють тільки як цифрові входи, для чого необхідно записати «0» в відповідні біти портів. Як цифрові входи порти зчитують зовнішні високі або низькі рівні зі своїх контактів. дані порти мають також наступні аналогові функції: Позитивний аналоговий вхід основного АЦП Негативний аналоговий вхід основного АЦП Аналоговий вхід додаткового АЦП або позитивний мультиплексований вхід основного АЦП
12
P1.7/AIN4/DAC
I/O
Порт 1.7 не має цифрового вихідного каскаду; він працює тільки як цифровий вхід, для чого необхідно записати «0» в біт порту. як цифровий вхід Р1.7 зчитує зовнішній високий чи низький рівні зі свого контакту. Його можна використовувати на введення аналогового напруги (AIN4) в додатковий АЦП або як негативний вхід основного АЦП.
13
SS/
I
Вхід Вибору Веденого інтерфейсу SPI. Цей контакт «слабо підтягнутий до живлення ».
14
MISO
I/O
Вхід Ведучого / Вихід Веденого інтерфейсу SPI. Цей контакт «слабо підтягнуть до живлення ».
15
RESET
I
Вхід Reset. Високий рівень на цьому контакті протягом 24 циклів тактовою частоти при працюючому осцилляторе здійснює скидання пристрою. на цьому вході встановлено тригер Шмідта і він «слабо підтягнуть до живлення».
16-19
Р3.0 – Р3.3
I/O
Р3.0 - Р3.3 - висновки двонапрямлених портів з внутрішніми резисторами на живлення. Висновки Порта 3 , в тригери яких записані « 1 » ,встановлюються за допомогою « підтягаючих до живлення » резисторів в високий стан і за цієї умови можуть використовуватися як входи . з -за наявності резисторів на живлення , при використанні порту як входу, і при низькому рівні на ньому , в зовнішній ланцюг буде втікати струм.
20,34,48
DVDD
S
Джерело цифрового живлення 3В або 5В.
21,35,37
DGND
S
Цифрова земля. Загальне виведення для цифрової частини схеми
22-25
P3.4 –P3.7
I/O
Р3.4 - Р3.7 - висновки двонапрямлених портів з внутрішніми резисторамина живлення. Висновки Порта 3 , в тригери яких записані « 1 »встановлюються за допомогою « підтягаючих до живлення » резисторів в високий стан і за цієї умови можуть використовуватися як входи . з -за наявності резисторів на живлення , при використанні порту як входу, і при низькому рівні на ньому , в зовнішній ланцюг буде втікати струм. При роботі в Як вихід і генерації на виході переходу « 0 - 1 » порт протягом двох періодів тактової частоти знаходиться у фазі активного ( і тому потужнострумового ) розряду перехідних ємностей. Порт 3 володіє так само поруч вторинних , описуваних нижче , функцій.
26
SCLK
I/O
Синхросигнал послідовного інтерфейсу I2C або SPI. Як вхід, має вхідний тригер Шмідта і «слабо підтягнуть до живлення», якщо він не виводить низький логічний рівень.
27
SDATA/MOSI
I/O
Послідовний введення / виведення даних для I2C інтерфейсу. вихід Ведучого / Вхід Веденого для інтерфейсу SPI. Цей вивід «слабо підтягнуть до живлення », якщо він не виводить низький логічний рівень.
28-31
P2.0 – Р2.3
(A8 – А11)
(A16 – А19)
I/O
Порт 2 є двонаправленим портом з внутрішніми резисторами на живлення . Висновки P.2 , в тригери яких записані « 1 » встановлюються з допомогою « підтягаючих до живлення » резисторів у високе стан і за цієї умови можуть використовуватися як входи . Через наявність резисторів на живленя , при використанні порту як входу , і при низькому рівні на ньому , в зовнішній ланцюг буде втікати струм. Порт 2 містить старший байт адреси при зверненні до зовнішньої пам'яті програм і середній і старший байти адрес при зверненні до 24 - розрядному простору пам'яті даних.
32
XTAL1
I/O
Вхід інвертора кристалічного осцилятора..
33
XTAL2 (выход))
O
Вихід інвертора кристалічного осцилятора.
36-39
P2.4 – Р2.7
(A12 – А15)
(A20 – А23)
I/O
Порт 2 є двонаправленим портом з внутрішніми резисторами на живлення . Висновки Порта 2 , в тригери яких записані « 1 » встановлюються за допомогою « підтягаючих до живлення » резисторів в високий стан і за цієї умови можуть використовуватися як входи . з -за наявності резисторів на живлення , при використанні порту як входу, і при низькому рівні на ньому , в зовнішній ланцюг буде втікати струм. порт 2 містить старший байт адреси при зверненні до зовнішньої пам'яті програм і середній і старший байти адрес при зверненні до 24 – розрядному простору пам'яті даних.
40
ALE
I/O
Логічний вхід дозволу доступу до зовнішньої пам'яті. Високий рівень на цьому вході дозволяє вибірку коду з внутрішньої пам'яті програм з адресами: від 0000H до 1FFFH. Низький рівень на цьому вході дозволяє вибірку коду із зовнішньої пам'яті програм.
41
PSEN/
O
Логічний вихід дозволу зовнішньої пам'яті . Цей вихід дає сигнал , який дозволяє доступ зовнішньої пам'яті програм до магістралі під час операцій вибірки . Він активний в кожному циклі з шести періодів осцилятора , виключаючи доступ до зовнішньої пам'яті даних. це вивід залишається у високому логічному стані при зверненні до внутрішньої пам'яті програм. PSEN / можна використовувати для дозволу режиму послідовної завантаження , якщо його утримувати при низькому логічному рівні до моменту закінчення зовнішнього сигналу RESET або в циклі подачі живлення .
42
T0
O
Логічний вихід дозволу заблокувати (фіксації) адреси. цей вихід використовується для фіксації молодшого байта адреси (і байта сторінки при доступі до 24-розрядному простору адреси даних) зовнішньої пам'яті під час циклів доступу до пам'яті коду або даних. Він активний в кожному циклі з шести періодів осцилятора, виключаючи доступ до зовнішньої пам'яті даних. Його можна заборонити установкою біта PCON.4 в PCON SFR.
43-46
P0.0 – Р0.3
(AD0 – AD3)
I/O
Р0.0 - Р0.3 є висновками частини 8- бітного двонаправленого Порта 0 з відкритим стоком. Якщо в Порт 0 записані « 1 » , то відповідні висновки будуть «плаваючими» і в цьому стані їх можна використовувати як входи з високим імпедансом . Для правильної передачі портом Р0 високого логічного рівня необхідне підключення зовнішніх резисторів на живлення . Порт 0 також мультиплексированную з молодшим байтом адреси та магістраллю даних при доступі до зовнішньої пам'яті програм і даних. У даному випадку порт при передачі « 1 » використовує активну ( Потужнострумові ) « Підтягування до джерела живлення ».
49-52
P0.4 – Р0.7
(AD4 – AD7)
I/O
Р0.4 - Р0.7 є висновками частини 8- бітного двонаправленого Порта 0 з відкритим стоком. Якщо в Порт 0 записані « 1 » , то відповідні висновки будуть «плаваючими» і в цьому стані їх можна використовувати як входи з високим імпедансом . Для правильної передачі портом Р0 високого логічного рівня необхідне підключення зовнішніх резисторів на живлення . Порт 0 також мультиплексированную з молодшим байтом адреси та магістраллю даних при доступі до зовнішньої пам'яті програм і даних. У даному випадку порт при передачі « 1 » використовує активну ( Потужнострумові ) « Підтягування до джерела живлення ».
* I = ввід, О = вивід, S = живлення.
Рис 1.2. Блок-схема ADuC824.
1.4 Організація пам’яті мікропроцесора ADuC824
Подібно 8051, ADuC824 має розділену пам'ять програм і даних, як показано на Рис.1.3 і Рис.1.4. Якщо користувач подає живлення або скидання на пристрій при низькому потенціалі на контакті ЕА /, то воно буде виконувати код (програму) з області зовнішньої пам'яті, в іншому разі пристрій виконує код зі своїх внутрішніх 8К байт Flash / EE пам'яті програм. Це внутрішній простір коду можна завантажувати через послідовний порт UART навіть тоді, коли пристрій знаходиться в складі системи.
Рис 1.3 Карта пам'яті програм.
Адресний простір пам'яті даних складається з внутрішньої і зовнішньої областей. Область внутрішньої пам'яті підрозділяється на чотири окремі блоку , а саме , нижні (молодші ) 128 байт ОЗУ ( RAM) , верхні (старші ) 128 байт ОЗУ , 128 байт області регістрів спеціальних функцій ( SFR ) і 640 байт Flash / EE пам'яті даних. Хоча старші 128 байт ОЗУ і область SFR розділяють одне і те ж простір адрес , доступ до них здійснюється через різні режими адресації . До молодшим 128 байтам пам'яті даних можна отримати доступ через пряму або непряму адресацію , до старших 128 байтам ОЗУ - через непряму , а до області SFR тільки через пряму адресацію .
Рис 1.4 Карта пам'яті даних.
На Рис.1.4 показана організація додаткових 640 байт Flash / EE пам'яті даних , доступних користувачеві . Ця пам'ять даних доступна побічно через групу регістрів управління , розташованих в області регістрів спеціальних функцій ( SFR ) . Доступ до Flash / EE пам'яті даних обговорюється в подробицях далі в розділі« Flash / EE пам'ять даних » справжньою специфікації.
Зовнішню пам'ять даних можна розширити до 16Мбайт . Це є значним удосконаленням у порівнянні з 64Кбайт стандартного ядра , сумісного з 8051 . Більш деталізовано зовнішня пам'ять даних обговорюється в розділі «Розгляд апаратури ADuC824 ».
Молодші 128 байт внутрішньої пам'яті даних організовані так , як показано на Рис.1.5. 32 молодших байта згруповані в 4 банку по вісім регістрів , що адресуються як R0 - R7. Наступні 16 байт ( 128 біт) над банками регістрів , з адресами від 20Н до 2FH , утворюють блок пам'яті з бітової адресацією , з адресами біт від 00Н до 7FH . Стек можна розташовувати в будь-якому місці внутрішньої пам'яті і його глибина може досягати 256 байт.
Рис 1.5. Молодші 128 біт внутрішньої памяті даних.
По сигналу «скидання (Reset) » покажчик стека встановлюється на адресу 07Н і инкрементируется для того , щоб почати з адреси 08Н , який є також першим регістром банку 1 регістрів ( R0 ) . Таким чином , якщо необхідно використовувати більш одного банку регістрів , покажчик стека слід встановлювати в ту область RAM , яка не використовується для зберігання даних.
Область регістрів SFR розташовується в старших 128 байтах простору внутрішньої пам'яті даних , і вона доступна тільки за допомогою прямої адресації . Ця область забезпечує зв'язок між центральним процесором (CPU) і всієї внутрішньої периферією. Блок схема, що показує програмну модель ADuC824 з використанням області SFR , показана на Рис.16 . Повна карта SFR регістрів показана на Рис.1.7 .
1.5. Регістри спеціального призначення (special function registers)
Область регістрів спеціального призначення відображена в верхні 128 байт внутрішньої пам’яті даних та доступ до неї виконується тільки шляхом прямої адресації. Регістри спеціального призначення впроваджують інтерфейс між центральним процесором та усіма вбудованими на кристалі периферійними пристроями. Блок-діаграма, зображена на рис.1.6. показує програмну модель мікропроцесора ADuC824 з розміщенням в ній регістрів спеціального призначення. Всі регістри, за виключенням програмного лічильника та чотирьох банків регістрів загального призначення знаходяться в області регістрів спеціального призначення. Регістри спеціального призначення включають регістри контролю, конфігурації та регістри даних, які забезпечують інтерфейс між центральним процесором та всіма вбудованими на кристалі периферійними пристроями.
Рис.1.6. Програмна модель мікропроцесора ADuC824
Основними регістрами спеціального призначення є:
1. Акумуляторний регістр (ACC)
Акумуляторний регістр використовується для математичних операцій, таких як додавання, віднімання, множення цілих чисел, ділення та булевських маніпуляцій з бітами.
2. Регістр спеціального призначення (B)
Регістр B використовується з акумуляторним регістром для операцій множення та ділення.
3. Регістр вказівника даних (DPTR)
Регістр вказівника даних складається з трьох 8-бітних регістрів: DPP
(байт сторінки), DPH (старший байт) та DPL (молодший байт). Вони використовуються для генерування адрес пам’яті для доступу до внутрішньої та зовнішньої пам’яті програм, а також для доступу до зовнішньої пам’яті даних.
4. Вказівник стеку (SP та SPH)
Вказівник стеку використовується для зберігання адреси внутрішньої пам’яті, яка називається вершиною стеку. Вказівник стеку інкрементується перед записом даних. В той час коли стек може знаходитись будь-де в вбудованій пам’яті типу RAM, вказівник стеку ініціалізується на 07H після перезавантаження. Це призводить до того, що стек починається на комірці з адресою 08H. Мікропроцесор ADuC824 також може реалізувати розширений 11-бітний вказівник стеку. Три біта, що беруть участь в утворенні 11-бітного вказівника стеку – це 3 LSB SPH байта що розміщений по адресі B7H.
5. Слово статусу програми (PSW)
Регістр слова стану програми містить декілька бітів, що відображають текучий стан центрального процесора (табл. 1.2.).
Таблиця 1.2..
Опис біт регістра статусу програми.
6. Регістр контролю живлення (PCON)
Регістр PCON містить біти для операцій збереження енергії та флагу статусу загального призначення(табл.1.3.). Таймер TIC (Wake-Up/RTC timer) може бути використаний для виводу мікропроцесора ADuC824 з режиму пониженного споживання через деякий інтервал часу. Щоб використати таймер TIC біт OSC_PD в регістрі спеціального призначення PLLCON має бути очищений та має бути дозволений таймер TIC.
Таблиця 1.3.
Опис біт регістра контролю живлення
1.6. Периферійний вузол
Controller Area Network, (CAN) (локальна мережа контролерів, він же CAN-Bus і Інтерфейс CAN) — стандарт, призначений для організації високонадійних та недорогих каналів зв’язку у розподілених системах керування.
CAN є послідовною шиною, що підтримує одночасну роботу багатьох ведучих пристроїв. Це означає, що всі вузли CAN-мережі мають можливість передавати дані і декілька вузлів одночасно можуть давати запит на шину.
На ринку CAN присутній у двох версіях: версія 2.0А задає 11-бітову ідентифікацію повідомлень (тобто в системі може бути 2048 повідомлень), версія 2.0B — 29-бітову (536 млн повідомлень). Слід відзначити, що версія 2.0В, яку часто називають FullCAN, поступово витісняє версію 2.0А, яку називають, також, BasicCAN.
Магістраль CAN використовує двопровідникову виту пару і працює з максимальною швидкістю трансляції 1 Мбіт/с на довжині до 40 м. Із збільшенням відстані зменшується максимальна швидкість трансляції (напр. 250 кбіт/с до 250 м).
Роз'єми для мережі CAN не стандартизовані. Кожен протокол високого рівня зазвичай визначає свій тип роз'ємів для CAN-мережі.
Топологія мережі CAN
У будь-якій реалізації мережа CAN — фізичне середовище передачі даних інтерпретується як ефір, в якому контролери, працюють як прийомо-передавачі. При цьому, розпочавши передачу, контролер не перериває прослуховування ефіру, зокрема він відстежує і контролює процес передачі поточних, передаваних ним же, даних. Це означає, що усі вузли мережі одночасно приймають сигнали, що передаються по шині. Неможливо послати повідомлення якомусь конкретному вузлу. Проте, CAN-контролери надають апаратну можливість фільтрації CAN-повідомлень.
CAN мережа призначена для комунікації так званих вузлів. Кожен вузол складається з двох складових. Це власне CAN-контролер, який забезпечує взаємодію з мережею і реалізує протокол, і мікропроцесор (CPU).
CAN-контролери з'єднуються за допомогою шини, яка має як мінімум два дроти CAN_H і CAN_L, по яких передаються сигнали за допомогою спеціалізованих прийомо-передавачів, котрі ще реалізують додаткові сервісні функції:
регулювання швидкості наростання вхідного сигналу шляхом зміною струму на вході;
вбудована схема обмеження струму захищає виходи передавачів від ушкодження при можливих замиканнях ліній CAN_H і CAN_L з ланцюгами живлення, а також від короткочасного підвищення напруги на цих лініях;
внутрішній тепловий захист;
режим зниженого енергоспоживання, в якому приймачі продовжують повідомляти контролер про стан шини для того, щоб при виявленні на шині інформаційних сигналів він міг вивести приймачі в нормальний режим роботи.
2. РОЗРОБКА СХЕМИ ЕЛЕКТРИЧНОЇ ФУНКЦІОНАЛЬНОЇ
Проектування основних вузлів системи на базі
мікропроцесора ADuC824
На підставі технічного завдання розроблена схема електрична функціональна мікрокомп'ютера,що наведена на кресленні графічної частини курсової роботи. Схема включає наступні основні вузли :
- мікроконтролер
- вузол скиду
- тактовий генератор
- зовнішня пам'ять програм
- зовнішня пам'ять даних
- периферійний вузол
Вузли мікрокомп'ютера мають наступні особливості. Особливості мікроконтролера ADuC 824 детально викладені в розділі 1.
2.1. Тактовий генератор
Рис. 2.1. Схема вузла синхронізації мікропроцесора ADuC824.
Як описувалося раніше , тактова частота для ADuC824 виходить за допомогою вбудованої системи ФАПЧ , яка множить частоту 32768КГц в 384 рази. Дана частота створюється внутрішнім генератором. Для запуску внутрішнього генератора необхідно встановити кварцовий резонатор 32768КГц між висновками XTAL1 і XTAL2 (32 і 33 ) , як показано на Ріс.43 . Як показано на схемі , для випадку типового підключення кристала , вже є два внутрішніх конденсатора по 12пФ . Вони всередині підключені до висновків XTAL1 і XTAL2 і загальна ємність на цих контактах вказана у відповідному розділі специфікації справжнього ТО. Величина повної ємнісний навантаження повинна бути такою , яка рекомендується постачальниками відповідних резонаторів. Внаслідок наявності внутрішніх конденсаторів , у багатьох випадках додаткових зовнішніх конденсаторів не буде потрібно.
2.2. Вузол Reset
Для того щоб всі периферійні пристрої та функціональні блоки мікропроцесора ADuC824 встигли перезавантажитись та встановитись в режим роботи по замовчуванню, при надходженні сигналу Reset, на вході контакту Reset ставиться RC-ланка, котра затримує сигнал скиду деякий час. Принципова схема вузла Reset показана на рис. 2.2.
Рис. 2.2. Принципова схема вузла Reset мікропроцесора ADuC824
2.3 Подача живлення
Робочий діапазон напруги живлення ADuC824 лежить в діапазоні від 2.7В до 5.25В . Незважаючи на те , специфікований справжнім ТО діапазон становить від 2.7В до 3.6В і 5В ± 5 % , ІВ буде однаково добре працювати з будь-яким напругою живлення , що лежить у межах від 2.7В до 5.25В . Роздільні входи аналогового і цифрового живленя ( AVDD і DVDD ) дозволяють підтримувати AVDD відносно вільним від шумливих цифрових сигналів , часто присутніх на лінії системного живленя DVDD . У такому режимі пристрій може працювати так само з « розщепленими » джерелами , тобто використовувати джерела з різним рівнем напруги живлення. Наприклад , це означає , що , якщо буде потрібно , можна розробити систему так , що рівень напруги на DVDD буде 3В в той час , як на AVDD може становити 5В або навпаки. Типова конфігурація з розщепленими джерелами показана на Рис.2.3.
Рис. 2.3. Підключення двох зовнішніх джерел живлення.
Альтернативою використанню двох джерел буде отримання малошумного AVDD, поміщаючи між ним і DVDD малий послідовний резистор і / або феритову намистинку, а, потім, розв'язуючи AVDD окремо на землю. Приклад такої конфігурації наведено на Рис.2.4. При даному включенні від лінії живлення AVDD можна так само живити та інші аналогові ланцюги (як, наприклад, ОУ, ІОН і т.д.).
Рис. 2.4. Підключення одного зовнішнього джерела живлення.
Відзначимо , що як на Рис.2.3 , так і на Рис.2.4 встановлюються блокуючі конденсатори великої ємності ( 10мкФ ) роздільно на кожному з входів живленя : DVDD і АVDD . Крім того , локально біля кожного з висновків VDD ІС розташовується по конденсатору малої місткості ( 0.1мкФ ) . Як при стандартній практиці розробки , переконайтеся , що всі дані конденсатори включені у виріб , переконайтеся так само , що конденсатори малої ємності розташовуються на мінімальній відстані до виведення АVDD , причому розміри провідників мінімальні. Підключіть контакти землі кожного з цих конденсаторів безпосередньо на основну шину землі . Нарешті , слід так само відзначити , завжди , висновки аналогової і цифрової землі на АDuC824 слід підключати до однієї і тій же точці землі системи.
2.4. Підключення зовнішної пам’яті.
На додаток до внутрішньої пам'яті програм і даних , ADuC824 може здійснювати доступ до зовнішньої пам'яті програм обсягом до 64Кб ( ПЗУ / ППЗУ / і т.д. ) і до зовнішньої пам'яті даних ( СОЗУ ) обсягом до 16 МБ . Для визначення з якого простору коду піде виконання інструкцій ( з внутрішньої чи зовнішньої пам'яті програм) , підключіть вивід ЕА / до напруги високого чи низького рівня , відповідно. Коли на ЕА / подано високий рівень ( підтягнуть до VDD ) виконання програми користувача почнеться з адреси 0 внутрішнього простору 8Кб Flash / EE пам'яті програм. Коли на ЕА / поданий низький рівень ( підключений до землі ) виконання програми користувача почнеться з адреси 0 зовнішнього простору пам'яті. У кожному разі , адреси вище 1FFFH ( 8К ) розташовуються в просторі зовнішньої пам'яті . Відзначимо , що друга вкрай важлива функція контакту ЕА / описана в розділі « Режим Емуляції через Один Контакт » справжнього ТО.
Зовнішня пам'ять програм (якщо така є) повинна підключатися так , як показано на рис.2.5 . Відзначимо , що 16 ліній введення / виводу ( Порти 0 і 2 ) призначені для виконання функції магістралі при зверненні до зовнішньої пам'яті програм. Порт 0 ( Р0 ) служить мультиплексной магістраллю адреси / даних. В якості адреси він виставляє молодший байт з програмного лічильника ( PCL ) , а потім переходить в «плаваюче стан » , чекаючи появи байта коду (програми) з боку пам'яті програм. Протягом часу , поки молодший байт програмного лічильника коректний на Р0 , стрибає ALE ( Address Latch Enable ) заносить цей байт в регістр -засувку адреси. Тим часом , Порт 2 ( Р2) виставляє старший байт програмного лічильника ( РСН ), далі сигнал PSEN / стробирующих ЕППЗУ і байт коду читається в ADuC824 .
Рис. 2.5. Функціональна схема підключення зовнішньої програмної пам’яті
Відзначимо , що адреси пам'яті програм завжди мають довжину 16 біт навіть у тих випадках , коли розмір використовуваної пам'яті програм менше 64Кбайт . Виконання програми в зовнішній пам'яті приносить у жертву два 8 - бітних порту ( Р0 і Р1 ) для виконання звернення до пам'яті програм. При роботі із зовнішньою пам'яттю програм Порти 0 і 2 можна , в той же час , використовувати для операцій читання / запису в зовнішній пам'яті даних , але їх не можна використовувати як портів В / В загального призначення.
Хоча доступ до зовнішньої пам'яті програм і пам'яті даних здійснюється через одні й ті ж висновки , обидва цих типу пам'яті абсолютно незалежні один від одного з точки зору програми . Наприклад , пристрій може виконувати операцію читання / запису із зовнішньою пам'яттю даних , виконуючи водночас код із зовнішньої пам'яті програм.
На рис.2.6. показана конфігурація апаратури для звернення до зовнішнього ОЗУ з об'ємом до 64Кбайт . Даний інтерфейс є стандартним для будь-якого МПУ , сумісного з 8051 .
Рис. 2.6. Функціональна схема підключення зовнішньої пам’яті даних( адресний простір 64 КБ)
Якщо необхідно отримати доступ до ОЗУ більшого ніж 64Кбайт, то для цього ADuC824 володіє унікальною можливістю адресації зовнішнього СОЗУ об'ємом до 16Мбайт, шляхом простого додавання додаткового регістра-засувки, як це показано на Рис.2.7.
01.06.2014 14:06-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора