МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ “ЛЬВІВСЬКА ПОЛІТЕХНІКА”
Кафедра ІКТАМ (ЕОМ)
Курсова робота
з курсу “Комп’ютерна схемотехніка”
на тему: “Запам’ятовувальний пристрій з мікропрограм ним керуванням”
2012р.
Зміст роботи
1. Мікропрограма у відповідності із заданим варіантом 21.1---------- 3
2. Граф МПА------------------------------------------------------------------------- 4
3. Отримання виразів для функцій збудження D0, D1 та функцій виходів
К0, К1, К2, К3--------------------------------------------------------------------- 5
4. Спрощення виразів для функцій збудження D0, D1 та функцій
виходів К0, К1, К2, К3--------------------------------------------------------- 6
5. Опрацювання та опис схеми електричного функціонального
пристрою-------------------------------------------------------------------------- 7
6. Вибір та опис елементної бази. Опрацювання та опис схеми
електричної принципової пристрою---------------------------------------9
7. Опрацювання МПА на основі ІС типів КР556РT17(постійний з
запам’ятовуючий пристрій) та КР555ТМ9 (регістр)------------------ 14
7.1.Таблиця прошиття ПЗП--------------------------------------------------- 14
7.2. Отримання виразів для функцій збудження D0, D1 та функцій
виходів К0, К1, К2, К3 в цифровій формі------------------------------ 14
7.3. Схема МПА, побудованого на основі ПЗП--------------------------- 15
8. Список використаної літератури-------------------------------------------- 16
1.Мікропрограма у відповідності із заданим варіантом 21.1
А0: якщо то К2 йти до А3;
якщо то К3,K2 йти до А0;
якщо то К0 йти до А3;
якщо то K1 йти до А1;
А1: якщо то К1 йти до А3;
якщо то К3,K2 йти до А2;
якщо то К0 йти до А2;
якщо то К1 йти до А1;
А2: якщо то К3,K2 йти до А3;
якщо то К0 йти до А1;
якщо то K1 йти до А1;
якщо то К3, K2 йти до А2;
А3: якщо то K2 йти до А0;
якщо то К0 йти до А2;
якщо то K0 йти до А0;
якщо то К1 йти до А3;
K0 – EWR
K1 – E+1
K2 – CS
K3 – RD
2. Граф МПА.
3. Вирази для функцій збудження D0, D1 та функцій виходів К0, К1, К2, К3
D0=
D1=
K0=
K1=
K2=
K3=
4. Спрощена форма виразів для функцій збудження D0, D1 та функцій виходів К0, К1, К2, К3
D0=
D1=
K0=
K1=
K2=
K3=
5. Опрацювання та опис схеми електричного функціонального пристрою
Рисунок 1 – Функціональна схема запам’ятовувального пристрою
Запам’ятовувальний пристрій з мікропрограмним керуванням складається з операційного автомату (ОА) та керуючого автомату (КА). Операційний автомат складається з лічильника адреси – СТ2 та запам’ятовувального пристрою – RAM, адресованого лічильником.
Лічильник адреси під час дії тактового імпульса (ТІ), виконує наступні операції: скид в “0”, запис та збільшення вмісту на 1 при наявності на керуючих входах сигналів EWR та E+1 відповідно; запам’ятовувальний пристрій, виконує читання при наявності відповідних сигналів.
Входи завантаження лічильника та інформаційні входи/виходи запам’ятовувального пристрою під’єднані до шини даних (ШД). Керуючі сигнали:
EWR=K0
E+1=K1
CS=K2
RD=K3
Вони виробляються керуючим автоматом у відповідності з заданою мікропрограмою. Керуючий автомат складається з комбінаційної схеми (КС) на 4 входи та 6 виходів, а також синхронного регістра на D-тригерах (RG).
Під впливом вхідних сигналів У1, У0 на виходах регістра формуються сигнали Q1, Q0, що визначають стан мікропрограмного автомата (МПА), а також керуючі сигнали K0=EWR, K1=E+1, K2=CS, K3=RD.
6. Опрацювання та опис принципової електричної схеми пристрою
Схема електрична принципова запам’ятовувального пристрою з мікропрограмним керуванням зображена у графічній частині курсової роботи.
Вона складається з керуючого автомату і операційного автомату. Комбінаційна схема складається з дешифратора D1 (К555ИД4), елементів логікиD2, DD3 (К155ЛА3, К55ЛН1) та мультиплексорів D4-D6 (К555КП2). Синхронний регістр D7 (К55ТМ9) по сигналу фронтальної синхронізації видає сигнали Q0, Q1, які визначають стан МПА, та керуючі сигнали К0, К1, К2, К3. Лічильник адреси реалізований на мікросхемах D8, D9 (К555ИЕ18), а елементи пам’яті на мікросхемах D10 (К537РУ8А).
Умовне графічне зображення дешифратора К555ИД4 зображене на рис.1.
Рис.1 УГЗ демультиплексора К555ИД4
Таблиця істинності мікросхеми К555ИД4
Входи
Виходи
1
2
0
1
2
3
X
X
1
1
1
1
0
0
0
1
1
1
0
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1
0
X
X
1
1
1
1
Умовне графічне зображення мультиплексора К555КП2 зображене на рис.2. Мікросхема складається з двох мультиплексорів, кожен з яких має по чотири інформаційних входи і свої стробуючі входи E0 і E1. Два адресних входи DCE1, DCE2 одночасно керують двома мультиплексорами.
Рис. 2 – УГЗ мультиплексора К555КП2
Таблиця істинності мультиплексора К555КП2
Входи
Вихід
E0
DCE1
DCE2
0.0
0.1
0.2
0.3
D0
1
X
X
X
X
X
X
0
0
0
0
0
X
X
X
0
0
0
0
1
X
X
X
1
0
0
1
X
0
X
X
0
0
0
1
X
1
X
X
1
0
1
0
X
X
0
X
0
0
1
0
X
X
1
X
1
0
1
1
X
X
X
0
0
0
1
1
X
X
X
1
1
На рис.3 зображене умовне графічне зображення регістра К555ТМ9.
Регістр являє собою шість D-тригерів з загальним входом скидання R.
Рис.3 – УГЗ регістра К555ТМ9
Таблиця істинності регістра К555ТМ9
t
t+1
Входи
Виходи
C
R
Di
Qi
0
1
X
Qn
1
1
1
1
0
0
X
0
X
0
Часова діаграма, яка пояснює роботу регістра:
Мікросхема К555ИЕ18 – це чотирьохрозрядний двійковий лічильник, виконаний на двоступеневих D-тригерах. Лічильник синхронний. Керування режимом лічби здійснюється за допомогою входів дозволу лічби E+1, попереднього запису EWR і дозволу переносу CR1.
Рис.4 – УГЗ лічильника К555ИЕ18
Часова діаграма роботи лічильника К555ИЕ18
В якості запам’ятовуючих елементів використовуються мікросхеми К537РУ8А. Для запису 1024х8 розрядних слів використовується одна мікросхема. Вона має двонаправлену тристабільну ШД, адресні входи та входи для вибору режимів роботи WE, CS.
Рис.5– УГЗ мікросхеми К537РУ8А
Часові діаграми читання та запису елемента КР537РУ8А
Читання Запис
t ц. запису = 350нс t ц. читання = 350нс t ц. = 350нс
7. Опрацювання МПА на основі ІС типів КР556РT17(постійний запам’ятовуючий пристрій) та КР555ТМ9 (регістр)
7.1.Таблиця прошиття ПЗП
A
Q1
Q0
Y1
Y0
K3
K2
K1
K0
D1
D0
B
0
0
0
0
0
0
1
0
0
1
1
19
1
0
0
0
1
1
1
0
0
0
0
30
2
0
0
1
0
0
0
0
1
1
1
7
3
0
0
1
1
0
0
1
0
0
1
9
4
0
1
0
0
0
0
1
0
1
1
11
5
0
1
0
1
1
1
0
0
1
0
32
6
0
1
1
0
0
0
0
1
1
0
6
7
0
1
1
1
0
0
1
0
0
1
9
8
1
0
0
0
1
1
0
0
1
1
33
9
1
0
0
1
0
0
0
1
0
1
5
10
1
0
1
0
0
0
1
0
0
1
9
11
1
0
1
1
1
1
0
0
1
0
32
12
1
1
0
0
0
1
0
0
0
0
16
13
1
1
0
1
0
0
0
1
1
0
6
14
1
1
1
0
0
0
0
1
0
0
4
15
1
1
1
1
0
0
1
0
1
1
11
8
4
2
1
32
16
8
4
2
1
7.2 Отримання виразів для функцій збудження D0, D1 та функцій виходів К0, К1, К2, К3 в цифровій формі
D0=V(0,2,3,4,7,8,9,10,15)
D1=V(0,2,4,5,6,8,11,13,15)
K0=V(2,6,9,13,14)
K1=V(3,4,7,10)
K2=V(0,1,5,8,11,12)
K3=V(1,5,8,11)
7.3 Схема МПА, побудованого на основі ПЗП
Схема МПА, побудованого на основі ПЗП
8. Список використаної літератури
1. Цифровые и аналоговые интегральные микросхемы: Справочник. / Под ред.С.В.Якубовского. - М.: Радио и связь, 1990.
Цифровые интегральные схемы: Справочник. / Под ред. П.П.Мальцева.- М.: Радиои связь, 1994.
Шило В.Л. Популярные цифровые микросхемы: Справочник. - М.: Радио и связь, 1987.
Угрюмов Е. П. Цифровая схемотехника. СПБ.:БХВ-Санкт – Петербург, 2000.
Полупроводниковыэ БИС ЗУ: Справочник/ под ред. Гордонова А. Ю. – М.: Радио и связь, 1987.