Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Розробка конструкції та технології виготовлення комірки комп’ютера засобами САПР
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2024
Тип роботи:
Курсова робота
Предмет:
Технології проектування комп’ютерних систем
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Національний університет "Львівська політехніка"
/
Курсової робота
з дисципліни
"Технології проектування комп’ютерних систем"
на тему
"Розробка конструкції та технології виготовлення
комірки комп’ютера засобами САПР"
Зміст
Вступ 2
1. Постановка задачі. 3
2. Теоретична частина. 4
2.1. Короткий опис стандарту PC/104. 4
2.2. Основні характеристики заданого кристалу ПЛІС. 8
2.3. Основні характеристики заданої периферійної частини. 9
3. Розділ схемотехнічного проектування. 10
3.1. Проектування функціональної схеми модуля. 10
3.2. Вибір адресного простору портів вводу/виводу модуля. 11
3.3. Розробка VHDL-коду реалізації ядра модуля. 12
3.4. Моделювання VHDL-коду реалізації ядра модуля. 18
3.5. Файл часових та топологічних обмежень. 20
3.6. Реалізація ядра модуля в ПЛІС. 23
3.7. Проектування принципової електричної схеми модуля. 27
4. Розділ конструкторського проектування. 28
4.1. Проектування друкованої плати модуля. 28
4.2. Генерація вихідної документації на плату модуля. 31
4.3. Корекція файлу часових та топологічних обмежень. 33
Висновки. 35
Додатки 36
Додаток 1. Принципова електрична схема модуля. 36
Додаток 2. Складальне креслення друкованої плати (вигляд зверху). 38
Додаток 3. Складальне креслення друкованої плати (вигляд знизу в дзеркальному відображенні). 39
Додаток 4. Креслення друкованої плати (вигляд зверху). 40
Додаток 5. Креслення друкованої плати (вигляд знизу в дзеркальному відображенні). 41
Додаток 6.Результат трасування 42
Вступ
Мета курсової роботи полягає в опануванні технологій та методів проектування компонентів комп’ютерних систем на прикладі створення модуля розширення для промислового комп’ютеру формфактору PC/104.
Промисловий комп’ютер – це універсальний комп’ютер, призначений для промислового застосування. Він відрізняється від звичайного комп’ютеру конструкцією, яка враховує вимоги до обладнання, що працює, як правило, в несприятливих умовах (підвищена вібрація, забруднена атмосфера, підвищена вологість, підвищені або понижені температури). Його характеристики застосовуються в складі керуючих, контролюючих та вимірювальних комплексів в промисловості, для створення систем на базі програмованих логічних комплексів, в якості складових частин діагностичних комплексів в медицині, в якості апаратної платформи для реалізації віртуалізації та людино-машинного інтерфейсу.
Постановка задачі
Розробити модуль розширення формфактору PC/104
Варіант №4422:
значення тактової частоти 60 MHz,
тип ПЛІС FPGA XC2S200-5PQ208C,
тип периферії TLV5616CDR,
базова адреса на AT-шині = 0x0290.
2. Теоретична частина.
2.1. Короткий опис стандарту PC/104.
2.1.1. Опис сигналів AT-шини
AT-шина має досить велику кількість сигналів. Однак найчастіше при проектуванні модулів розширення, які підтримують тільки цикли обміну даними між процесором та портами вводу/виводу, використовується обмежена підмножина сигналів шини. До них відносяться:
адресні сигнали:
o SA15..SA0 (SystemAddress – системна шина адреси) – лінії для адресації пристроїв вводу/виводу і пам’яті на шині; формуються на AT-шині і запам’ятовуються в статичних регістрах ініціатору обміну;
o AEN (AddressENable – дозвіл адреси) – стан лінії визначає тип пристрою, який володіє шиною: високий рівень вказує, що шиною керує контролер DMA, низький – що шиною керує процесор або інший задавач; високий рівень викликає відключення центрального процесора від шини (лінії адрес, даних та керування центрального процесора переходять в третій стан); використовується для блокування пристроїв, які не повинні відповідати під час циклів DMA; наприклад, на AT-шині він забороняє пристроям вводу/виводу декодування адреси, оскільки під час циклів DMA при зверненні до пам’яті можуть вироблятися сигнали
06.12.2014 16:12-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора