Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Проектування мікрокомп’ютера
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
КН
Кафедра:
Кафедра ЕОМ
Інформація про роботу
Рік:
2012
Тип роботи:
Курсова робота
Предмет:
Мікропроцесорні системи
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ “ЛЬВІВСЬКА ПОЛІТЕХНІКА”
Кафедра ЕОМ
КУРСОВА РОБОТА
з курсу “ Мікропроцесорні системи ”
на тему “ Проектування мікрокомп’ютера ”
ЗМІСТ
ВСТУП 4
1. Технічне завдання 5
2. Основні вузли мікрокомп’ютера 6
2.1 Загальний опис мікроконтролера MSP430F2003 6
2.1.1. Процесорне ядро CPU16. 8
2.1.2. Програмна модель 9
2.1.3. Flash-пам'ять пристрою 9
2.1.4. Генератори і системні синхросигнали. 10
2.1.5. Операційні режими М8Р430Е2003 10
2.1.6. Порти введення виведення загального призначення 12
2.1.7. Сторожовий таймер (WDT +) 12
2.1.8. Аналогова периферія 12
2.1.9. Блок тестування 13
2.1.10. Основні характеристики мікроконтролера MSP430F2003 13
2.1.10 Система команд 15
2.1.11. Функціональне призначення виводів MSP430F2003 18
2.1.12 Конструкторське зображення мікросхеми 20
2.2 Вузол синхронізації (PLL) 21
2.3 Вузол початкової установки (RESET) 21
3. Розробка схеми електричної функціональної 22
4. Розробка схеми електричної принципової 24
4.1. Проектування вузла синхронізації 24
4.2. Проектування вузла скиду 24
4.3. Проектування зовнішньої пам’яті 26
4.5. Проектування SPI інтерфейсу 30
5. Розробка програмної частини системи 33
ВИСНОВОК 35
ЛІТЕРАТУРА 36
ДОДАТКИ 37
ВСТУП
Texas Instruments один з найбільших виробників мікропроцесорних систем у світі. Свій перший мікрокомп’ютер вона винайшла ще у 1971 році та сприяла отриманню патенту на однокристальний мікропроцесор (розроблений співробітником компанії Гарі Бруном). При цьому, Texas Instruments зазвичай віддає належне Intel, що винайшла мікропроцесор одночасно з ними. На базі цих компонентів компанія Texas Instruments виробляє широкий спектр апаратури і обчислювальної техніки.
Texas Instruments не має конкурентів на ринку мікродзеркальних цифрових процесорів обробки світла, що використовуються у проекторах та на телебаченні.
Texas Instruments виробляє багато цифрових сигнальних процесорі та набір інструментів під назвою eXpressDSP, за допомогою якого створюють програми для цих мікросхем.
Перший контролер з абревіатурою MSP430 з'явився в 1999 . При розробці контролера інженери TI постаралися створити контролер з базисом, який наслідує легендарний архітектуру процесора 70-80-х років PDP-11 , і їм це вдалося. В результаті з'явився RISC-контролер з системою команд, близькою до PDP-11.
У момент народження сімейства основний опір був зроблений на зниження енергоспоживання. Однак з тих пір економія енергії стала ідеєю-фікс електронної техніки та MSP430 активно витісняють на цьому п'єдесталі інших виробники зі своїми архітектурами.
Ключовою відмінністю і «візитною карткою» сімейства MSP430 є можливість тактування будь-якого модуля периферії асинхронно від ядра. У переважній більшості однокристальних мікроконтролерів периферія синхронна з ядром (за винятком годинника реального часу). Така особливість дозволяє гнучко управляти швидкістю (а значить і споживанням) кожного модуля.
1. Технічне завдання
Спроектувати мікрокомп’ютер на основі мікропроцесора MSP430F2003. Мікрокомп’ютер повинен містити такі основні вузли:
Центральний процесор:
мікропроцесор;
вузол початкової установки (ПУ);
вузол синхронізації;
Оперативна пам’ять (ОЗП);
Підсистема вводу-виводу (ПВВ).
Початкові дані
Тип мікропроцесора – MSP430F2003;
Оперативна пам’ять:
тип м/сх. – FM24CL64B (64Kb Serial 3V F-RAM Memory);
Підсистема вводу-виводу:
тип м/сх. - SPI.
2. Основні вузли мікрокомп’ютера
2.1 Загальний опис мікроконтролера MSP430F2003
Як відомо, прилади сімейства MSP430 в даний час є рекордсменами серед вбудовуваних МК по економічності, оскільки практично з усіх запропонованих на ринку пристроїв мають найнижче енергоспоживання. MSP430F2003 не становить винятку з цього правила, забезпечуючи струм споживання в активному режимі 220 мкА, що дає підставу виробникові позиціонувати їх як МК з наднизькою споживаною потужністю. Разом з тим, прилад MSP430F2003 має вельми привабливі для споживачів характеристики продуктивності ядра і список вбудованої, перш за все, аналогової периферії.
Блок-схема MSP430F2003 приведена на рис 2.1. MSP430F2003 позиціонуються корпорацією Texas Instruments як «мікроконтролер змішаних сигналів», тобто пристрій, орієнтований на ефективну обробку як цифрової, так і аналогової інформації, оскільки MSP430F2003 має потужне 16-розрядне RISC-ядро з регістровим файлом з 16-розрядних регістрів (акумуляторів) і генератором констант, що дозволяє оптимізувати виконання коду. Разом з тим, MSP430F2003 має на кристалі комплексний набір аналогової периферії (16-разрядний АЦП, програмований підсилювач (PGA), вбудоване Джерело опорної напруги (ДОН) ), що дозволяє виробляти високошвидкісні та / або високоточні аналогові вимірювання без додавання в систему будь-яких зовнішніх пристроїв.
Таким чином, М8Р430Р20о3 з 16-розрядним АЦП може бути віднесений до класу вбудованих МК, умовно іменованих «мікроконвертори». Слід зауважити, що цей термін (як і юридичні права на нього) належить компанії Analog Devices. Під мікроконвертором розуміються МК, орієнтовані на високоточні аналогові виміри і мають на кристалі прецизійний модуль АЦП розрядністю не менше 12 біт з допоміжною аналогової периферії і процесорним ядро, у функції якого входить обробка результатів АЦП і створення інтерфейсу з зовнішнім середовищем. Застосування мікроконверторів значно здешевлює електронну апаратуру, тому що дозволяє реалізувати на одній мікросхемі пристрої, які б в іншому випадку потребували б наявності двох-трьох окремих мікросхем: АЦП, МК, ДОН.
Рис. 2.1. Блок-схема пристроїв MSP430F2003
Прилади класу «мікроконвертор», що випускаються на сьогоднішній день в основному мають 8-розрядне процесорне ядро, сумісне зі стандартом 8051, з продуктивністю 8-12 MIPS і 12/16/ 24 розрядний модуль АЦП. Це, перш за все, сімейство MSC12xx фірми Texas Instruments і сімейство ADuC8xx фірми Analog Devices. Виняток становлять прилади сімейства ADuC70xx фірми Analog Devices з 16/32-разрядним процесорним ядром ARM7TDMI, однак у них є тільки 12-розрядний модуль АЦП.
Таким чином, MSP430F2003, що має на кристалі 16-розрядне процесорне ядро з тактовою частою до 16 МГц і 16-розрядний модуль АЦП, є кроком вперед на ринку МК змішаних сигналів (мікроконверторів).
Архітектура MSP430F2003, що забезпечує можливість МК функціонувати в п’яти різних режимах споживання потужності, в поєднанні з надзвичайно низьким базовим енергоспоживанням дозволяє з успіхом застосовувати даний мікроконтролер в додатках з автономним (батарейним) живленням, для яких, власне, вони і створювалися.
Вбудований керований цифровим кодом генератор (DCO) дозволяє виконувати «пробудження» МК з режимів низького енергоспоживанням в активний режим всього за 1 мкс, що також робить привабливим використання М8Р430Р2003 в додатках, що вимагають одночасно високої продуктивності і високої економічності.
Типовим додатком для М8Р430Р2003 є система збору даних, яка фіксує аналогові сигнали, перетворює їх у цифрову форму, а потім обробляє ці дані для індикації чи для передачі в провідну систему.
Слід зауважити, що через невелику кількість ліній вводу-виводу загального призначення та малого обсягу пам'яті програм пристрою М8Р430Р2003 доцільно використовувати в невеликих пристроях.
2.1.1. Процесорне ядро CPU16.
М8Р430Р2003 має 16-розрядну RISC-архітектуру і систему команд, що складається з 51 інструкції. Кожна команда має три формати і може оперувати з даними розміром в байт і в слово. Для даних джерела в команді є сім способів адресації, а для операнда приймача - чотири.
Таблиця 2.1. Формати інструкцій
Формат команди
Приклад
Результат
Два операнди, джерело і призначення
ADD R4,R5
R4 + R5 -> R5
Один операнд, тільки призначення
CALL R8
PC ->(TOS), R8-> PC
Умовний перехід
JNE
Перейти, якщо рівно bit = 0
Таблиця 2.2. Методи адресації
Метод адресації
Д*
П*
Синтаксис
Приклад
Результат
Пряма
+
+
MOV Rs,Rd
MOV R10.R11
R10 -> R11
Індексна
+
+
MOV X(Rn),Y(Rm)
MOV 2(R5),6(R6)
M(2+R5)-> M(6+R6)
Символічна
(Відносна)
+
+
MOV EDE.TONI
M(EDE) -> M(TONI)
Абсолютна
+
+
MOV&MEM.&TCDAT
M(MEM) -> M(TCDAT)
Не пряма
+
MOV @Rn,Y(Rm)
MOV @R10,Tab(R6)
M(R10) -> M(Tab+R6)
Непряма автоінкр.
+
MOV @Rn+,Rm
MOV @R10+,R11
M(R1)->R11 R1+2->R1
Immediate
+
MOV #X,TONI
MOV #45,TONI
#45 -> M(TONI)
Д* - джерело
П* - приймач
Ядро інтегроване з шістнадцятьма 16-розрядними регістрами, з яких чотири спеціалізовані, як програмний лічильник, вказівник вершини стеку, регістр стану і генератор констант. Решта регістрів утворюють регістровий файл і акумулятор, який використовується для прискорення виконання програми. Одна команда формату «регістр-регістр» виконується ядром за один такт. Таким чином, питома пікова продуктивність ядра М8Р430Р2003 складає 1 MIPS/МГц, а абсолютна пікова продуктивність - 16 MIPS.
2.1.2. Програмна модель
MSP430F2003 передбачає єдиний адресний простір для регістрів спеціального призначення (РСП), оперативної пам'яті і флеш-пам'яті команд і даних. Область 8 - і 16 - розрядних РСП займає простір адрес 01FFh-0000h, область оперативної пам'яті - простір 027Fh-0200h, область флеш-пам'яті даних - простір 0l0FFh-0l000h, а область Flash-пам'яті програм - 0FFFFh-0F800h. Вектори переривання і вектор скидання розташовані в Flash-пам'яті програм в адресному інтервалі 0FFFFh-0FFC0h. Після скидання ядро починає виконувати програму з адреси 0FFFEh.
2.1.3. Flash-пам'ять пристрою
MSP430F2003 може бути запрограмована через вбудований порт Spy-Bi-Wire JTAG або безпосередньо в системі засобами вбудованої керуючої програми. При внутрішньосистемному програмуванні Flash-пам'ять доступна для модифікації побайтно і по слову.
Flash-пам'ять складається з головної пам'яті (програм) розміром 1 Кбайт та інформаційної пам'яті (даних) розміром 256 байт. Головна пам'ять складається з n сегментів по 512 байт, а інформаційна - з чотирьох сегментів (від А до D) по 64 байта.
Стирання головної пам'яті може здійснюватися цілком чи посегментно, а інформаційної пам'яті - тільки посегментно. Сегмент А інформаційної пам'яті містить дані калібрування і після скидання за замовчуванням захищений від програмування і стирання.
Типовий час повного стирання Flash-пам'яті становить 20мс, час програмування сегменту - 10мс. Flash-пам'ять допускає 10000 циклів програмування / стирання, а час збереження даних при номінальній температурі становить 100 років.
2.1.4. Генератори і системні синхросигнали.
Система синхронізації пристрою М8Р430Р2003 утворена основним модулем синхронізації, який включає в себе кварцовий генератор з частотою 32768 Гц, внутрішній низькочастотний генератор з дуже низьким енергоспоживанням і внутрішній керований цифровим кодом генератор (DCO).
Основний модуль синхронізації виробляє наступні синхросигнали:
Допоміжна тактова частота (ACLK), джерелом якої є кварцовий генератор з частотою 32768 Гц або внутрішній низькочастотний генератор з малим споживанням.
Основна тактова частота (MCLK), яка використовується для тактування процесорного ядра.
Периферійна тактова частота (SMCLK), яка використовується для тактування периферійних модулів МК.
2.1.5. Операційні режими М8Р430Е2003
Пристрої М8Р430Р2003 мають один активний режим і п'ять, які програмно задаються «сплячих» режимів з низьким енергоспоживанням. За перериванням пристрій може «прокинутися» з будь-якого з цих п'яти режимів, провести обробку запиту переривання і повернутися назад в поточний режим.
Режими роботи М8Р430Р2003 мають такі особливості:
Активний режим (АМ):
всі тактові генератори активні.
Режим 0 з низьким енергоспоживанням (LPM0):
процесорне ядро заблоковано;
сигнали ACLK і SMCLK активні, сигнал MCLK заблокований.
Режим 1 з низьким енергоспоживанням (LPM1):
процесорне ядро заблоковано;
сигнали ACLK і SMCLK активні, сигнал MCLK заблокований;
генератор DCO заблокований, якщо він не використовувався в активному режимі.
Режим 2 з низьким енергоспоживанням (LPM2):
процесорне ядро заблоковано;
сигнали MCLK і SMCLK заблоковані;
генератор DCO активний;
сигнал ACLK активний.
Режим 3 з низьким енергоспоживанням (LPMЗ):
процесорне ядро заблоковано;
сигнали MCLK і SMCLK заблоковані;
генератор DCO заблокований;
сигнал ACLK активний.
Режим 4 з низьким енергоспоживанням (LPM4):
процесорне ядро заблоковано;
сигнал ACLK заблокований;
сигнали MCLK і SMCLK заблоковані;
генератор DCO заблокований;
кварцовий генератор зупинений.
Таким чином, розробник може вибрати для свого застосування режим, що забезпечує функціонування тільки необхідної йому периферії і при цьому - максимально можливу економію споживаної потужності.
2.1.6. Порти введення виведення загального призначення
М8Р430Р2003 має два порти вводу-виводу загального призначення: 8-розрядний порт Р1 і 2-розрядний порт Р2. Всі лінії портів введення-виведення програмуються індивідуально і незалежно, можливі будь-які комбінації входів, виходів зовнішнього переривання. Для всіх ліній введення-виведення можлива генерація переривання від перепадів зовнішніх сигналів. Доступ для читання-запису до регістрів, управління портів вводу-виводу підтримується всіма командами. Кожна лінія вводу-виводу має індивідуально програмований внутрішній резистор, підтягнутий до плюса живлення.
Навантажувальна здатність кожної лінії вводу-виводу відповідає значенню спадає / випливає струм 1,5 мА при напрузі живлення 2,2 В і 6 мА при напрузі живлення 3 В.
2.1.7. Сторожовий таймер (WDT +)
Основна функція сторожового таймера (WDT +) – виконання контрольованих перезавантаження системи після програмного зависання. Якщо минає вказаний проміжок часу, генерується системне скидання. Якщо функція сторожового таймера не потрібна в додатках, модуль можна відключити або налаштувати, як інтервальний таймер, який може генерувати переривання в певних часових інтервалах.
2.1.8. Аналогова периферія
Вбудований 4-канальний 16 - розрядний модуль сигма-дельта АЦП пристрою MSP430F2003 забезпечує високоточні перетворення в диференціальному і несиметричному режимах. Розмах вхідної диференціальної напруги може досягати значення опорної напруги, а вхідна несиметрична напруга може лежати в діапазоні від 0 до значення опорної напруги. Програмований підсилювач, який входить до складу модуля АЦП вхідного сигналу (PGA) з температурною стабільністю посилення 15ppm /° С забезпечує можливість вимірювання в диференціальному режимі на шести діапазонах вхідної напруги: ± 15 мВ, ± 31 мВ, ± 62 мВ, ± 125 мВ, ± 250 мВ і ± 500 мВ. Вбудований ДОН з напругою 1,2 В має температурну стабільність 18 ppm / ° С. Можливе підключення зовнішнього ДОН з напругою 1,0-1,5 В. Сигнал з вбудованого температурного сенсора з 1,32 мВ / °С може використовуватися для АЦП в якості вхідного.
2.1.9. Блок тестування
Використовується при відлагодженні програмного забезпечення, діагностиці чи тестуванні мікроконтролера.
2.1.10. Основні характеристики мікроконтролера MSP430F2003
Діапазон напруги живлення 1,8 ... 3,6 В.
Наднизька споживана потужність:
в активному режимі: 220 мкА при тактовій частоті ядра 1МГц і напрузі живлення 2,2 В;
в «сплячому» режимі: 0,5 мкА;
у відключеному (вимкненому) режимі зі збереженням вмісту ОЗП:
1 мкА.
П'ять режимів економії споживаної потужності.
Надшвидке «пробудження» з «сплячого» режиму: менш ніж за 1 мкс.
16-розрядна RISC-архітектура ядра з мінімальною тривалістю командного циклу 62,5 нс.
Базова конфігурація модуля синхронізації:
вбудований генератор з частотою до 16МГц, має 4 каліброваних частоти з точністю 1%;
вбудований низькочастотний (НЧ) генератор малого споживання;
кварцовий генератор на частоту 32 кГц;
можливість тактування від зовнішнього джерела з цифровими рівнями імпульсів.
16-розрядний таймер з двома регістрами порівняння / захоплення.
16-розрядний сигма-дельта АЦП з диференціальними входами PGA, внутрішнім ДОН і температурним датчиком.
Універсальний послідовний інтерфейс (USI), підтримуючий інтерфейси SРІ і I2С.
Детектор короткочасних провалів напруги живлення.
Сторожовий таймер.
Вбудований механізм послідовного програмування:
відсутня необхідність у зовнішній напрузі програмування;
програмований захист коду;
біт захисту.
Вбудована логіка емуляції з інтерфейсом Spy-Bi-Wire
Десять ліній вводу-виводу загального призначення.
М8Р430Г2003: 1 Кбайт + 256 байт Flash-пам'яті, 128 байт RAM.
Виконання в 14-вивідному корпусі TSSOP, 14-вивідному корпусі PDIP і 16-вивідному корпусі QFN.
Робочий температурний діапазон -40 ... 105 ° С.
2.1.10 Система команд
Процесор CPU16 виконує набір з 51 команд, які реалізують наступні групи операцій:
операції пересилання;
арифметичні операції;
логічні операції;
операції зсуву;
операції порівняння і тестування;
бітові операції;
операції управління;
операції умовної установки байтів.
Загальний список команд і їх символічні позначення (мнемокоди) приведені в табл. 2.3. Спроба їх виконання в режимі користувача викликає переривання виконання програми.
Таблиця 2.3. Система команд.
Команда
Опис
V
N
z
C
ADC ( .B)
dst
Додати C до dst
dst +C→dst
*
*
*
*
ADD(.B)
src,dst
Додати src до dst
src +dst→dst
*
*
*
*
ADDC(.B)
src,dst
Додати src і C до dst
src+dst+C →dst
*
*
*
*
AND ( .B)
src,dst
AND src і dst
src.and.dst→dst
0
*
*
*
BIC(.B)
src,dst
Очистити біти в dst
not.src.and.dst → dst
-
-
-
-
BIS(.B)
src,dst
Встановити біти в dst
src.or.dst→dst
-
-
-
-
BIT(.B)
src,dst
Перевірка бітів в dst
src .and. dst
0
*
*
*
BR
dst
Dst в PC
dst→PC
-
-
-
-
CALL
dst
Виклик dst
PC+2→stack,dst→PC
-
-
-
-
CLR ( .B)
dst
Очистити dst
0 → dst
-
-
-
-
CLRC
Очистити C
0 → С
-
-
-
0
CLRN
Очистити N
0 → N
-
0
-
-
CLRZ
Очистити Z
0 → Z
-
-
0
-
CMP(.B)
src,dst
Порівняти src і dst
dst – src
*
*
*
*
DADC ( .B)
dst
Додати C десяткове до dst
dst + C → dst (decimally)
*
*
*
*
DADD(.B)
src,dst
Додати src і C десяткове до dst
src + dst + C→ dst (decimally)
*
*
*
*
DEC ( .B)
dst
Декремент dst
dst -1 → dst
*
*
*
*
DE CD ( .B)
dst
Подвійний декремент dst
dst - 2 → dst
*
*
*
*
DINT
Виключити переривання
0 → GIE
-
-
-
-
EINT
Включити переривання
1 → GIE
-
-
-
-
INC(.B)
dst
Інкремент dst
dst +1 → dst
*
*
*
*
INCD ( .B)
dst
Подвійний інкремент dst
dst+2 → dst
*
*
*
*
INV(.B)
dst
Інвертувати dst
.not.dst → dst
*
*
*
*
JC/JHS
label
Перейти if C = 1 /Перейти if більше чи рівно
-
-
-
-
JEQ/JZ
label
Перейти if рівно / Перейти if Z=1
-
-
-
-
JGE
label
Перейти if більше чи рівно
-
-
-
-
JL
label
Перейти if менше
-
-
-
-
JMP
label
Перейти
PC + 2 x offset → PC
-
-
-
-
JN
label
Перейти if N = 1
-
-
-
-
JNC/JLO
label
Перейти if C=0 / Перейти if нижче
-
-
-
-
JNE/JNZ
label
Перейти if не рівно / Перейти if Z=0
-
-
-
-
MOV(.B)
src,dst
Присвоїти src, dst
src → dst
-
-
-
-
NOP
No operation
-
-
-
-
POP(.B)
dst
Витягнути значення з стеку в dst
@SP→dst, SP+2→SP
-
-
-
-
PUSH(.B)
src
Заштовхнути src в стек
SP-2→SP, src →@SP
-
-
-
-
RET
Повернутись з процедури
@SP→PC, SP + 2→SP
-
-
-
-
RET I
Повернутись з переривання
*
*
*
*
RLA(.B)
dst
Зсув арифметичний в ліво
*
*
*
*
RLC(.B)
dst
Зсув в ліво через С
*
*
*
*
RRA ( .B)
dst
Зсув арифметичний в право
0
*
*
*
RRC(.B)
dst
Зсув в право черезС
*
*
*
*
SBC(.B)
dst
Subtract not(C) from destination
dst + OFFFFh + C→dst
*
*
*
*
SETC
Встановити C
1 → C
-
-
-
1
SETN
Встановити N
1 → N
-
1
-
-
SETZ
Встановити Z
1 → Z
-
-
1
-
SUB(.B)
src,dst
Subtract source from destination
dst + .not.src + 1 → dst
*
*
*
*
SUBC(.B)
src,dst
Subtract source and not(C) from dst
dst + .not.src + C → dst
*
*
*
*
SWPB
dst
Обмін байтів
-
-
-
-
SXT
dst
Розширити
0
*
*
*
TST(.B)
dst
Test dst
dst + OFFFFh + 1
0
*
*
1
XOR(.B)
src,dst
XOR src and dst
src .xor. dst → dst
*
*
*
*
2.1.11. Функціональне призначення виводів MSP430F2003
Виводи мікроконтролера MSP430F2003,призначення яких представлено в табл.2.4
Таблиця 2.4. Призначення виводів мікроконтролера MSP430F2003.
Виводи
Назва
Тип корпусу
I/O
Опис
PW,N
RSA
P1.0/TACLK/ACLK/A0+
2
1
I/O
Сигнал в/в загального призначення;
Timer_A, такт. сигнал TACLK вхід;
ACLK вихідний сигнал;
SD16_A додатній аналог. вхід A0;
P1.1/TA0/A0-/A4+
3
2
I/O
Сигнал в/в загального призначення;
Timer_A, захоплення: CCI0A вхід., для порівняння: OutO вихідний; SD16_Aвід’ємний аналог. вхід A0;
SD16_A додатній аналог. вхід A4;
P1.2/TA1/A1+/A4-
4
3
I/O
Сигнал в/в загального призначення;
Timer_A, захоплення: CCI1A вхід., для порівняння: Out1 вихідний;
SD16_A додатній аналог. вхід A1;
SD16_A від’ємний аналог. вхід A4;
P1.3/VREF/A1-
5
4
I/O
Сигнал в/в загального призначення;
Вхід для зовнішньої опорної напруги / внутрішнє джерело опорної напруги (може використовуватися як в серединє значення напруги);
SD16_A від’ємний аналог. вхід A1;
P1.4/SMCLK/A2+/TCK
6
5
I/O
Сигнал в/в загального призначення;
Вихідний сигнал SMCLK;
SD16_A додатній аналог. вхід A2;
JTAG тактовий сигнал, вхідного роз'єму для пристрою програмування і тестування
P1.5/TA0/A2-/SCLK/TMS
7
6
I/O
Сигнал в/в загального призначення;
Timer_A, порівння: OutO вихідного;
SD16_A від’ємний аналог. вхід A2;
USI: зовнішній вхідний тактовий сигнал SPI чи I2C режиму/ вихідний тактовий сигнал для SPI режиму;
JTAG тестовому режимі вибору, вхідний роз'єм для пристрою програмування та тестування;
P1.6/TA1/A3+/SDO/SCL/
TDI/TCLK
8
7
I/O
Сигнал в/в загального призначення;
Timer_A, захоплення: CCI1B вхідний, для порівняння: Out1 вихідний;
SD16_A додатній аналог. вхід A3;
USI: Вихідні дані SPI режиму / I2C тактовий сигнал I2C режиму;
JTAG тест введення даних або введення тактового сигналу під час програмування та тестування
P1.7/A3-/S D I/S DA/ TDO/TDI>
9
8
I/O
Сигнал в/в загального призначення;
SD16_A від’ємний аналог. вхід A3;
USI: Вхідні дані SPI режиму; I2C шина даних I2C режиму;
JTAG тестових даних роз’єму введення або виведення даних випробувань в процесі програмування та тестування;
XIN/P2.6/TA1
13
12
I/O
Вхідний роз’єм кварцового генератора;
Сигнал в/в загального призначення;
Timer_A, порівнюється: Out1 вихідний;
XOUT/P2.7
12
11
I/O
Вихідний роз’єм кварцового генератора;
Сигнал в/в загального призначення;
RST/NMI/SBWTDIO
10
9
I
Скидання або немаскованих вхід переривання;
Spy-Bi-Wire тест вхідних даних / виводу в процесі програмування та тестування;
TEST/SBWTCK
11
10
I
Вибір тестового режиму для контактів JTAG на порт 1; Запобіжник пристрої захисту підключений до TEST. Spy-Bi-Wire тест вхідного тактового сигналу в процесі програмування та тестування;
Vcc
1
NA
Напруга живлення
Vss
14
NA
Земля
DVcc
NA
16
Цифрова напруги
AVCC
NA
15
Аналогова напруга живлення
DVSS
NA
14
Цифрова земля
AVSS
NA
13
Аналогова земля
QFN Pad
NA
Pad
NA
QFN Рекомендується підключити до Vss.
2.1.12 Конструкторське зображення мікросхеми
Конструкторське зображення мікроконтролера MSP430F2003 зображено на рис. 4, а його розміри – в таб. 2.5.
Таблиця 2.5. Розміри конструкторського зображення.
Пристрій
Тип корпусу
Креслення корпусу
Контакти
SPQ
Довжина
(мм)
Ширина
(мм)
Висота
(мм)
MSP430F2003TRSAR
QFN
RSA
16
3000
346.0
346.0
29.0
MSP430F2003TRSAT
QFN
RSA
16
250
210.0
185.0
35.0
Рис. 2.2. Конструкторське зображення MSP430F2003 в корпусі RSA.
2.2 Вузол синхронізації (PLL)
Вузол синхронізації призначений для формування тактових сигналів, які забезпечують функціонування усіх вузлів мікропроцесора. MSP430F2003 має вбудовану систему фазової автопідстройки частоти (PLL). Для реалізації зовнішнього генератора використовують кварц, частота якого становить 32,768КГц, під’єднаний до виводів XIN і XOUT. На рис. 2.3 зображена схема під’єднання вузла синхронізації.
Рис. 2.3. Схема підключення вузла синхронізації.
2.3 Вузол початкової установки (RESET)
MSP430F2003 виконує операцію початкового скидання автоматично, при ввімкнені живлення і посилає сигнал RESET всій системі. Ця операція носить назву “power-on-reset”. Для виконання “ручного” скиду мікроконтролера достатньо лише під’єднати до входу RESET відповідний перемикач. Після надходження низького рівня сигналу RESET внутрішня логіка мікроконтролера утримує RESET в такому стані на протязі 512 циклів для забезпечення повного скиду системи. RESET має найвищий пріоритет з усіх переривань і перериває будь-яку операцію, що виконується. На рис. 2.4 зображена схема під’єднання вузла скиду.
Рис. 2.4. Схема підключення вузла скиду.
3. Розробка схеми електричної функціональної
Мікрокомп’ютер складається з зовнішньої пам’яті, мікропроцесора, вузла скиду і синхронізації, а також з вузла периферії SPI. Для підключення зовнішньої пам’яті використовується інтерфейс I2C.
Вузол скиду призначений для затримки сигналу на деякий час, для того щоб мікропроцесорні пристрої встигли перезавантажитись та встановитись в початковий режим роботи. Сигнал RESET спрацьовує по високому логічному рівні та використовується для початкового скидання та ініціалізації процесора.
Вузол синхронізації призначений для формування тактових сигналів, які забезпечують функціонування усіх вузлів мікропроцесора. Він під’єднюється до мікропроцесора за допомогою виводів XIN і XOUT.
На рис. 3.1 представлено фрагмент електричної функціональної схеми з підключенням вузлів синхронізації та скиду.
Рис. 3.1. Фрагмент схеми мікрокомп’ютера з вузлами скиду та синхронізації.
В даному мікрокомп’ютері використовуються оперативний запам’ятовуючий пристрій DD2 з організацією 64К. Даний ОЗП підключається за допомогою інтерфейсу I2C і керується сигналом WP (дозвіл на запис).
Схема підключення зовнішньої пам’яті зображена на рис. 3.2:
Рис. 3.2. Під’єднання оперативної зовнішньої пам’яті.
Записавши дані в пам'ять, їх можна використовувати для пересилання через певну периферію. У даному випадку це здійснюється через порт SPI. Для цього використовуємо програмну реалізацію SPI- інтерфейсу, тобто передачу даних з пам’яті на SPI буде здійснювати спеціальна програма, яка буде доступатись до пам’яті та передаватиме дані із неї. Алгоритм роботи такої передачі даних буде зображений у наступних розділах. На рис. 3.3 зображена схема підключення SPI порту.
Рис. 3.3. Функціональна схема підключення мікроконтролера до SPI порту.
4. Розробка схеми електричної принципової
4.1. Проектування вузла синхронізації
Синхронізація мікропроцесора виконується за допомогою зовнішнього тактового генератора, який складається з кварцового резонатора з частотою 32,768КГц (рис. 4.1).
Рис.4.1. Вузол синхронізації на базі кварцового генератора.
Він призначений для формування тактових сигналів, які забезпечують функціонування усіх вузлів мікропроцесора та під’єднюється до мікропроцесора за допомогою виводів XIN і XOUT.
4.2. Проектування вузла скиду
Для реалізації зовнішнього вузла скиду, використовується TL7700A мікросхему скиду (DD3) (рис. 4.2). TL7700A використовується для того, щоб мікроконтролер після ввімкнення живлення, стартував з деякою затримкою. Ця затримка дозволяє перезавантажити всі функціоналі вузли мікропроцесора та встановити їх значення по замовчуванню.
Рис. 4
07.12.2014 14:12-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора