Лабораторна робота №1. Лабораторна робота з Проектування спеціалізованих комп’ютерних систем. Робота № 526840

Лабораторна робота №1

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

ІКТА

Факультет:

Не вказано

Кафедра:

Кафедра СКС

Інформація про роботу

Рік:

2014

Тип роботи:

Лабораторна робота

Предмет:

Проектування спеціалізованих комп’ютерних систем

Завантажити

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти та науки України Національний університет ”Львівська політехніка” ІКТА Кафедра СКС Лабораторна робота №1 з дисципліни «ДОСЛІДЖЕННЯ ТА ПРОЕКТУВАННЯ СПЕЦІАЛІЗОВАНИХ КОМП’ЮТЕРНИХ СИСТЕМ Ч.1» ЛАБОРАТОРНА РОБОТА №1 Тема роботи: Ознайомлення з навчальною платою DE0 фірми Altera. Мета роботи: ознайомлення з навчальною платою DE0 та оволодіння засобами роботи з нею. На рис. 1. подано зображення плати DE0 і показано розташування роз'ємів та ключових компонентів. Рис. 1. Вигляд плати DE0. Плата DE0 має багато особливостей, які дозволяють користувачеві виконувати проектування схем в різних областях, від простих схем до різних мультимедійних проектів. Основні компоненти плати DE0: ПЛІС сімейства Cyclone® III 3C16 фірми Altera USB-бластер для програмування плати 8-Мбайт синхронної динамічної пам’яті (SDRAM) 4-Мбайт флеш - пам’яті Сокет (гніздо) для SD карти 3 кнопки 10 тумблерів (перемикачів) 10 світлодіодів (LEDs) 4 семисегментні індикатори 50 МГц осцилятор для джерела синхронізації VGA ЦАП (4-бітний резистор мережі) з VGA-виходом Інтерфейс RS-232 Порт PS/2 (для під’єднання миші та клавіатури) Два 40 – контактних роз’єми розширення Хід виконання роботи: Плата DE0 поставляється з попередньо завантаженої конфігурацією, щоб продемонструвати деякі можливості плати. Ця конфігурація також дозволяє користувачам відразу побачити, чи працює плата належним чином. Для включення плати Виконую наступні кроки: 1. Підключаю вилку від адаптера живлення 7.5 В до розетки як показано на рис. 2. 2. Підключаю кабель живлення DE0 від адаптера живлення 7.5 В до гнізда живлення (J7) на платі DE0. 3. Увімкнув живлення, натиснувши на кнопку ON / OFF (SW5) на платі DE0. У цей момент я спостерігати наступне: • Всі світлодіоди (LED0 ~ LED9) світяться • Всі семисегментний індикатори (HEX0 і HEX3) циклічно виводять цифри від 0 до F Рис 2. Підключення Плати DE0 Відповідь на контрольні запитання: 1. Призначення плати Altera DE0? Плата DE0 відноситься до наступного покоління плат для розробки і навчання, обладнана мікросхемою Altera Cyclone III 3C16 FPGA, яка включає 15 408 LE (Logis Element, логічний елемент). Плата надає користувачеві 346 ліній вводу / виводу, і оснащена багатим набором апаратних засобів, що робить її придатною для використання в просунутих (розширених) курсах університетів і коледжів, а також для розробки складних цифрових систем. 2. Назвати основні компоненти плати DE0 та їх призначення Основні компоненти плати DE0: ПЛІС сімейства Cyclone® III 3C16 фірми Altera USB-бластер для програмування плати 8-Мбайт синхронної динамічної пам’яті (SDRAM) 4-Мбайт флеш - пам’яті Сокет (гніздо) для SD карти 3 кнопки 10 тумблерів (перемикачів) 10 світлодіодів (LEDs) 4 семисегментні індикатори 50 МГц осцилятор для джерела синхронізації VGA ЦАП (4-бітний резистор мережі) з VGA-виходом Інтерфейс RS-232 Порт PS/2 (для під’єднання миші та клавіатури) Два 40 – контактних роз’єми розширення 3. Які є види ПЛІС та їхня різниця між собою? Ранні ПЛІС У 1970 Компанія Texas Instruments (TI) розробила маскові (програмовані за допомогою маски, англ. Mask-programmable) ІС, засновані на асоціативному ПЗУ (ROAM) ф. IBM. Ця мікросхема, TMS2000, програмувалася чергуванням металевих шарів в процесі виробництва ІС. TMS2000 мала до 17 входів і 18 виходів з 8 JK-тригерами як пам'ять. Для цих пристроїв компанія TI ввела термін Programmable Logic Array (PLA) — програмована логічна матриця. PAL Програмовані матриці логіки, ПМЛ (англ. Programmable Array Logic, PAL) — найпростіші ПЛІС, що використовуються для імплементації логічних функцій в цифрові кола. Введена корпорацією Monolithic Memories в 1978 році. Основним програмованим компонентом ПМЛ є логічні матриці. Топологія забезпечує з'єднання будь-якого сигналу зі входу або ЗЗ з будь-яким кон'юнктором або диз'юнктором. Залежно від необхідних логічних функцій деякі з цих сполук розриваються, а деякі залишаються і служать для комутації сигналів. Можливість розриву забезпечується наявністю програмованого елемента (перемички) у місцях з'єднання сигнальних ліній. Залежно від технології виготовлення ПЛІС перемичка являє собою плавку металеву перемичку або елемент пам'яті. ПМЛ має n парафазних входів а1, а2, …, an, матрицю І, матрицю АБО, m вихідних буферів та кола зворотного зв'язку. Матриця І програмована і дозволяє отримати на своїх виходах будь-які елементарні кон'юнкції змінних а1, а2, …, an. Виходи матриці І з'єднані із входами матриці АБО, яка створює диз'юнкції елементарних кон'юнкцій, сформованих матрицею І. Виходи матриці І називаються проміжними шинами (product terms) або термами (terms). На відзнаку від програмованих логічних матриць (ПЛМ або PLA) у ПМЛ матриця АБО має фіксовану настройку, за якої кожна проміжна шина матриці І з'єднана тільки з одним виходом. Це дозволяє реалізувати матрицю АБО у вигляді сукупності q-входових диз'юнкторів. Вихідні буфери являють собою програмовані макрокомірки МК, які й визначають архітектуру ПМЛ. Макрокомірки можуть складатися з вихідного інвертора з трьома станами (0, 1 і z-стан), тригерів різного типу. Спільні особливості технології CPLD з PAL Енергонезалежна конфігураційна пам'ять. На відміну від більшості FPGA, зовнішній конфігураційний чип ROM не потрібний, і CPLD може функціонувати негайно відразу після системного запуску (включення). Для багатьох CPLD — пристроїв, маршрутизація влаштована так, що обмежує більшість логічних блоків у можливості підключення їх до каналів вводу/виводу через зовнішні штирі. Цим самим зменшуються можливості по скороченню використання внутрішньої пам'яті мікросхем і багаторівневої логіки. Однак це обмеження вже не характерно для великих і більш нових сімейств CPLD. Особливості, спільні у CPLD і FPGA Велика кількість доступних логічних пристроїв. CPLD зазвичай мають від тисяч до десятків тисяч логічних пристроїв, що дозволяє їм обробляти дані від помірно складних пристроїв. PAL зазвичай мають по кілька сотень логічних пристроїв (в кращому випадку), у той час як в FPGA можуть мати їх в кількостях від десятків тисяч до кількох мільйонів. Можливе програмування більш гнучкої і складної логіки, ніж найпростіші вирази типу суми добутків. Це забезпечується можливістю проводити більш складні шляхи зв'язку між макрокомірками пристрою, і вбудованою спеціалізованою логікою для здійснення різних стандартних функцій, типу арифметики цілого числа. Різниця між CPLD і FPGA У CPLD програмуються з'єднання між логічними елементами. У FPGA — конфігуруються функції елемента в масиві елементів. Але взагалі, з розвитком CPLD і FPGA стали більш умовними відмінності між цими двома типами пристроїв, і вони продовжують розмиватися. Але такі архітектурні переваги CPLD, як дешева, енергонезалежна конфігурація, і макрокомірки з передбачуваними характеристиками параметрів синхронізації, будуть, ймовірно, досить вагомі для того, щоб поділ цих виробів за типами залишався. Наведіть основні характеристики ПЛІС, яка використовується в платі DE0? Що таке LUT? LUT (Look Up Table) представляє з себе таблицю вхідних-вихідних RGB-значень, тобто кожному вхідному RGB-значенням відповідає своє вихідна RGB-значення. Наприклад, 0 0 0 на вході перетворитися на 5 1 1 на виходи, 1 1 січня на вході перетворитися в 10 2 лютого на виході і т.д. Призначення контрольної панелі навчальної плати DE0. Яким чином прошивається конфігураційний файл плати DE0? Програмне забезпечення Quartus II - це основний засіб розробки FPGA, яке використовувалося для створення еталонних проектів. Деякі еталонні проекти використовують програмне ядро вбудованого процесора Nios II, тому необхідно встановити ПО і для нього теж. Інсталює наступне програмне забезпечення з додається DVD з директорії Altera Complete Design Suite або зі сторінки Altera www.altera.com/download Висновок: на цій лабораторній роботі я ознайомився з навчальною платою DE0 та оволодів засобами роботи з нею.

Лабораторна робота Проектування спеціалізованих комп’ютерних систем

odwtaras

15.12.2014 21:12-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись