Реалізувати функції, отримані в результаті виконання завдання 2.3, у базисі Буля.. Курсова робота з Компютерна логіка. Робота № 527069

Перехід до торгівельного партнера Binance

Реалізувати функції, отримані в результаті виконання завдання 2.3, у базисі Буля.

Інформація про навчальний заклад

ВУЗ:

Інші

Інститут:

Не вказано

Факультет:

КН

Кафедра:

Не вказано

Інформація про роботу

Рік:

2024

Тип роботи:

Курсова робота

Предмет:

Компютерна логіка

Завантажити

Частина тексту файла (без зображень, графіків і формул):

3.1. Реалізувати функції, отримані в результаті виконання завдання 2.3, у базисі Буля. На виході кожного елемента написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході кожного елемента схеми . Елементи можуть мати довільну кількість входів . Навести таблиці істинності задіяних елементів. / Базис Буля ( базис І , АБО, НЕ) складається з трьох функцій алгебри логіки( ФАЛ): функція І ( кон ’ юнкція, логічне множення, AND, в аналітичному запису - &, *), кількість входів – більше 1; функція АБО (диз’ юнкція, логічне додавання, OR, в аналітичному запису – “v”, «+», «|»), кількість входів – більше 1; функція НЕ (інверсія , в аналітичному запису – риска над символом, або “/” перед символом, або “–“ перед символом) , кількість входів – 1. Умовні графічні позначення елементів І , АБО, НЕ наведені на рис. 3.1.1. На виході F елемента І буде одиниця тільки тоді , коли на всіх його входах a, b, c, …, z є одиниця . На виході F елемента АБО буде одиниця тоді , коли хоча б на одному з його входів a, b, c, …, z є одиниця . На виході F елемента НЕ буде одиниця тоді , коли на його вході a є нуль. f0 = /ad v cd/e v b/cd / Таблиці істинності задіяних елементів: a b c f 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 2I: 3I: 3AБО: a b f 0 0 0 0 1 0 1 0 0 1 1 1 a b c f 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 Таблиця істинності для п’яти довільних наборів: K-кон’юнкція Д – диз’юнкція Набір /a /b /c /d /e K /ad K cd/e K b/cd Д f= 00010 1 1 1 0 1 1 0 0 1 01010 1 0 1 0 1 1 0 1 1 01010 1 0 1 0 1 1 0 1 1 10010 0 1 1 0 1 0 0 0 0 00100 1 1 0 1 1 0 0 0 0 3.2. Реалізувати функції, отримані в результаті виконання завдання 2.3, у базисі Буля. На виході кожного елемента написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході кожного елемента схеми . Усі елементи повинні мати не більше двох входів . Навести таблиці істинності задіяних елементів. / Необхідно синтезувати функціональну схему , яка реалізує задану функцію , з використанням елементів І та АБО , які мають по 2 входи , і елементів НЕ, які мають 1 вхід . Умовні графічні позначення відповідних елементів – на рис. 3.2.1. f0 = /ad v cd/e v b/cd f0= (/ad V (cd)/e) V (b/c)d / Таблиці істинності задіяних елементів: / Таблиця істинності для п’яти довільних наборів: K-кон’юнкція Д – диз’юнкція Набір /a /b /c /d /e K /ad K cd K b/c K cd/e K b/cd Д /ad V cd/e Д f 00010 1 1 1 0 1 1 0 0 0 0 1 1 01010 1 0 1 0 1 1 0 1 0 1 1 1 01010 1 0 1 0 1 1 0 1 0 1 1 1 10010 0 1 1 0 1 0 0 0 0 0 0 0 00100 1 1 0 1 1 0 0 0 0 0 0 0 3.3 Реалізувати функції, отримані в результаті виконання завдання 2.3, у монобазисі І - НЕ. На виході кожного елемента І - НЕ написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході кожного елемента схеми . Елементи можуть мати довільну кількість входів . Навести таблиці істинності задіяних елементів. / Елементи монобазиса І - НЕ повинні мати кількість входів не менше 2. При одному вході елемент І - НЕ перетворюється на інвертор . Відома інша назва цієї функції - заперечення кон 'юнкції . Багатовходовий елемент nІ -НЕ ( символ n у назві вказує на кількість входів елемента ) реалізує функцію f = /(abc…z) - функцію І - НЕ n змінних . Згідно з правилом Моргана /(abc…z) = /av/bv/cv/z. Тобто можуть існувати 2 абсолютно рівноправні умовні графічні позначення (УГП) цього елемента : перше - як елемента nІ - НЕ, друге - як елемента НЕ-n АБО ( рис. 3.3.1). f0 = /ad v cd/e v b/cd / Таблиці істинності задіяних елементів: 2I-НЕ: a b f 0 0 1 0 1 1 1 0 1 1 1 0 3I-НЕ: a b c f x 0 0 1 0 x 0 1 0 0 x 1 1 1 1 0 3НЕ - AБО: a b c f x 0 0 1 0 x 0 1 0 0 x 1 1 1 1 0 Таблиця істинності для п’яти довільних наборів: Набір /a /b /c /d /e І-НЕ /ad І-НЕ cd/e І-НЕ b/cd НЕ-АБО f= 00010 1 1 1 0 1 0 1 1 1 01010 1 0 1 0 1 0 1 0 1 01010 1 0 1 0 1 0 1 0 1 10010 0 1 1 0 1 1 1 1 0 00100 1 1 0 1 1 1 1 1 0 3.4 Реалізувати функції, отримані в результаті виконання завдання 2.3, у монобазисі Шеффера. На виході кожного елемента Шеффера написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході кожного елемента схеми . Усі елементи Шеффера повинні бути двовходовими. Навести таблицю істинності елемента Шеффера. // Елементи монобазиса 2І - НЕ мають два входи . Відомі інші назви цієї функції: заперечення диз'юнкції , елемент Шеффера, штрих Шеффера. Двовходовий елемент 2І - НЕ (символ 2 у назві вказує на кількість входів елемента ) реалізує функцію f = /(a & b) - функцію І - НЕ двох змінних . Згідно з правилом Моргана /(a & b) = /a v /b. Тобто можуть існувати 2 абсолютно рівноправні умовні графічні позначення (УГП) цього елемента : перше , як елемента 2 І - НЕ ( рис. 3.4.1, а ), друге - як елемента НЕ-2 АБО ( рис. 3.4.1, б ). Таблиця істинності елемента 2І - НЕ наведена у табл . 3.4.1. f0 = /ad v cd/e v b/cd / Таблиці істинності задіяних елементів: / Таблиця істинності для п’яти довільних наборів: Набір /a /b /c /d /e І-НЕ /(/ad) І-НЕ /(cd) І-НЕ /(b/c) НЕ-АБО cd НЕ-АБО b/c І-НЕ /(cd/e) І-НЕ /(b/cd) 00010 1 1 1 0 1 0 1 1 0 0 1 1 01010 1 0 1 0 1 0 1 0 0 1 1 0 01010 1 0 1 0 1 0 1 0 0 1 1 0 10010 0 1 1 0 1 1 1 1 0 0 1 1 00100 1 1 0 1 1 1 1 1 0 0 1 1 НЕ-АБО /ad v cd/e І-НЕ /(/ad v cd/e) НЕ-АБО f 1 0 1 1 0 1 1 0 1 0 1 0 0 1 0 3.5 Реалізувати функції, отримані в результаті виконання завдання 2.4, у монобазисі АБО- НЕ. На виході кожного елемента АБО- НЕ написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході кожного елемента схеми . Елементи можуть мати довільну кількість входів . Навести таблиці істинності задіяних елементів. / Елементи монобазиса АБО- НЕ повинні мати кількість входів не менше 2. При одному вході елемент АБО- НЕ перетворюється на інвертор . Відома інша назва цієї функції -заперечення кон 'юнкції . Багатовходовий елемент nАБО- НЕ ( символ n у назві вказує на кількість входів елемента ) реалізує функцію f=/(avbvcv…vz) - функцію АБО- НЕ n змінних . Згідно з правилом Моргана /(avbvcv…vz) = /a/b/c…/z. Тобто можуть існувати 2 абсолютно рівноправні умовні графічні позначення (УГП) цього елемента : перше - як елемента nАБО- НЕ, друге - як елемента НЕ-n І ( рис. 3.5.1). На виході f елемента АБО- НЕ буде одиниця тільки тоді , коли на всіх його входах a, b, c, …, z є нулі . f0 = (d) & (/a v b v c) & (/a v /c v /e) / Таблиці істинності задіяних елементів: a f 0 1 1 0 1AБО-НЕ: a b c f 0 0 0 1 x 1 1 0 1 x 1 0 1 1 1 0 3AБО-НЕ: a b c f 0 0 0 1 x 1 1 0 1 x 1 0 1 1 1 0 3НЕ-І: Таблиця істинності для п’яти довільних наборів: Набір /a /b /c /d /e АБО-НЕ /(/avbvc) АБО-НЕ /(/av/cv/e) НЕ-І f 00010 1 1 1 0 1 0 0 1 01010 1 0 1 0 1 0 0 1 01010 1 0 1 0 1 0 0 1 10010 0 1 1 0 1 1 0 0 00100 1 1 0 1 1 0 0 0 3.6 Реалізувати функції, отримані в результаті виконання завдання 2.4, у монобазисі Пірса. На виході кожного елемента Пірса написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході кожного елемента схеми . Усі елементи Пірса повинні бути двовходовими. Навести таблицю істинності елемента Пірса. // Елементи монобазиса 2АБО-НЕ мають 2 входи . Відомі інші назви функції 2 АБО- НЕ: заперечення диз'юнкції , елемент Пірса, стрілка Пірса. Двовходовий елемент 2 АБО-НЕ ( символ 2 у назві вказує на кількість входів елемента ) реалізує функцію f = /(a v b) - функцію АБО- НЕ двох змінних . Згідно з правилом Моргана /(avb)=/a&/b. Тобто можуть існувати 2 абсолютно рівноправні умовні графічні позначення ( УГП) цього елемента : перше , як елемента 2АБО- НЕ ( рис. 3.6.1, а ), друге - як елемента НЕ-2 І ( рис. 3.6.1, б ). Таблиця істинності елемента 2АБО- НЕ наведена у табл . 3.6.1. f0 = (d) & (/a v b v c) & (/a v /c v /e) / Таблиці істинності задіяних елементів: / Таблиця істинності для п’яти довільних наборів: Набір /a /b /c /d /e АБО-НЕ /(/avb) АБО-НЕ /(/av/c) НЕ-І /avb НЕ-І /av/c АБО-НЕ /(/avbvc) АБО-НЕ /(/av/cv/e) 00010 1 1 1 0 1 0 0 1 1 0 0 01010 1 0 1 0 1 0 0 1 1 0 0 01010 1 0 1 0 1 0 0 1 1 0 0 10010 0 1 1 0 1 1 0 0 1 1 0 00100 1 1 0 1 1 0 0 1 1 0 0 НЕ-І d(/avbvc) АБО-НЕ /( d(/avbvc)) НЕ-І f 0 1 1 0 1 1 0 1 1 0 0 0 1 0 0 3.7 Функції, мінімізовані в завданні 2.3, реалізувати за допомогою дешифраторів. У кожного з задіяних дешифраторів кількість виходів не повинна перевищувати 16. Навести таблиці істинності , які пояснюють роботу задіяних дешифраторів. f0 = /ad v cd/e v b/cd/ / 3.8 Функції, мінімізовані в завданні 2.3, реалізувати за допомогою мультиплексорів. У кожного з задіяних мультиплексорів кількість інформаційних входів не повинна перевищувати 16. Навести таблиці істинності , які пояснюють роботу задіяних мультиплексорів. f0 = /ad v cd/e v b/cd / Таблиця істинності мультиплексора № 8 4 2 1 0 0 0 0 1 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 Сигнал на виході мультиплексора дорівнює сигналу на інформаційному вході з номером, який стоїть напроти відповідної комбінації в таблиці 3.9 Функції, мінімізовані в завданні 2.3, реалізувати за допомогою постійного запам’ятовуючого пристрою ( ПЗП ). Скласти таблиці прошиття ПЗП . Схема включення ПЗП (однакова для кожної функції): / Таблиці прошиття ПЗП: f0 = /ad v cd/e v b/cd Адреси в кодах Дані в кодах двійковому шістнадцятковому двійковому Значення функції A4 A3 A2 A1 A0 D3 D2 D1 D0 a b c d e f 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 1 01 0 0 0 0 0 0 0 0 1 0 02 0 0 0 1 1 0 0 0 1 1 03 0 0 0 1 1 0 0 1 0 0 04 0 0 0 0 0 0 0 1 0 1 05 0 0 0 0 0 0 0 1 1 0 06 0 0 0 1 1 0 0 1 1 1 07 0 0 0 1 1 0 1 0 0 0 08 0 0 0 0 0 0 1 0 0 1 09 0 0 0 0 0 0 1 0 1 0 0A 0 0 0 1 1 0 1 0 1 1 0B 0 0 0 1 1 0 1 1 0 0 0C 0 0 0 0 0 0 1 1 0 1 0D 0 0 0 0 0 0 1 1 1 0 0E 0 0 0 1 1 0 1 1 1 1 0F 0 0 0 1 1 1 0 0 0 0 10 0 0 0 0 0 1 0 0 0 1 11 0 0 0 0 0 1 0 0 1 0 12 0 0 0 0 0 1 0 0 1 1 13 0 0 0 0 0 1 0 1 0 0 14 0 0 0 0 0 1 0 1 0 1 15 0 0 0 0 0 1 0 1 1 0 16 0 0 0 1 1 1 0 1 1 1 17 0 0 0 0 0 1 1 0 0 0 18 0 0 0 0 0 1 1 0 0 1 19 0 0 0 0 0 1 1 0 1 0 1A 0 0 0 1 1 1 1 0 1 1 1B 0 0 0 1 1 1 1 1 0 0 1C 0 0 0 0 0 1 1 1 0 1 1D 0 0 0 0 0 1 1 1 1 0 1E 0 0 0 1 1 1 1 1 1 1 1F 0 0 0 0 0 3.10 Функції, мінімізовані в завданні 2.3, реалізувати за допомогою програмованої логічної матриці ( ПЛМ) типу PLA. Скласти таблиці прошиття ( програмування) ПЛМ. Навести функціональну схему запрограмованої ПЛМ. Програмована логічна матриця (ПЛМ, PLA - Programmable Logic Array) - це комбінаційна багатовходова схема з одним або кількома виходами. На входи подаються набори, які називаються адресами, а з виходів знімаються набори, які називаються даними. Кожній адресі відповідають свої дані, які записані в ПЛМ або в процесі виготовлення, або користувачем перед встановленням на плату (комірку) чи вже на самій платі. Для занесення інформації в ПЛМ необхідно скласти таблицю прошиття, яка встановлює відповідність між адресами і даними. Умовне графічне позначення ПЛМ з вхідними і вихідними сигналами (однакове для кожної функції): / f0 = /ad v cd/e v b/cd Функціональна схема запрограмованої ПЛМ: /Таблиця прошиття ПЛМ: N Входи Виходи A4 A3 A2 A1 A0 D0 D1 D2 D3 D4 D5 e d c b a f - - - - - I0 - H - - L A - - - - - I1 L H H - - A - - - - - I2 - H L H - A - - - - - I3 - - - - - - - - - - - I4 - - - - - - - - - - - I5 - - - - - - - - - - - I6 - - - - - - - - - - - I7 - - - - - - - - - - - I8 - - - - - - - - - - - I9 - - - - - - - - - - - I10 - - - - - - - - - - - I11 - - - - - - - - - - - 3.11 Функції, мінімізовані в завданні 2.4, реалізувати за допомогою програмованої матриці логіки ( ПМЛ) типу PAL. Скласти таблиці прошиття ( програмування) ПМЛ. Навести функціональну схему запрограмованої ПМЛ. f0 = (d)(/a v b v c)(/a v /c v /e) Схема включення ПМЛ: / Таблиця прошиття ПМЛ: N Входи / Виходи D Входи А Вихід Примітки D5 D4 D3 D2 D1 D0 A4 A3 A2 A1 A0 e d c b a I0 - - - - - - - L - - - D0 /d v a/b/c I1 - - - - - - - - L L H I2 - - - - - H - - - - - D1 ace v /d v a/b/c I3 - - - - - - H - H - H I4 - - - - L - - - - - - D2 f I5 - - - - L - - - - - - I6 - - - - - - - - - - - - - I7 - - - - - - - - - - - - - I8 - - - - - - - - - - - - - I9 - - - - - - - - - - - - - I10 - - - - - - - - - - - - - I11 - - - - - - - - - - - - - Функціональна схема запрограмованої ПМЛ: / 3.12 Для схем, побудованих у завданнях 3.1 - 3.7, визначити їх " ціну ", підрахувавши кількість корпусів задіяних елементів. Визначити оптимальний ( найдешевший ) варіант.3.1 - 9 3.2 - 12 3.3 - 9 3.4 - 15 3.5 - 8 3.6 - 14 3.7 - 4 Найоптимальніший варіант - 3.7 3.13 Для схем, побудованих у завданнях 3.1 - 3.7, визначити їх " ціну ", підрахувавши кількість виводів задіяних елементів. Визначити оптимальний ( найдешевший ) варіант. 3.1 - 25 3.2 - 31 3.3 - 30 3.4 - 45 3.5 - 26 3.6 - 42 3.7 - 58 Найоптимальніший варіант - 3.1 3.14 Для схем, побудованих у завданнях 3.1 - 3.7, визначити час проходження сигналів від входу до виходу. Визначити оптимальний ( найшвидший ) варіант. 3.1 - 3 3.2 - 4 3.3 - 3 3.4 - 7 3.5 - 3 3.6 - 7 3.7 - 3 Найоптимальніший варіант - 3.1, 3.3, 3.5, 3.73.15 На базі ПЛМ типу PAL з кількістю інформаційних входів не більше 16 і з входом вибору кристалу створити дешифратор діапазону адрес, який повинен формувати сигнали " більше ", " дорівнює ", " менше ". Діапазон адрес задається 17- розрядним двійковим кодом , який формується з 17 молодших двійкових розрядів коду (2 ц1л )(1ц2л )(2ц7л )(1ц8л )(2ц8л ). триманий таким чином 17-розрядний двійковий код необхідно ще раз переписати , міняючи місцями старші й молодші двійкові розряди ( переписати ззаду наперед). Менший з двох 17- розрядних кодів буде нижньою границею діапазону адрес, більший - верхньою. Сигнал " менше " повинен формуватися, коли на вході схеми присутні адреси , які менші за нижню границю діапазону. Сигнал " більше " повинен формуватись, коли на вході схеми присутні адреси , які більші за верхню границю діапазону. Сигнал "дорівнює " повинен формуватись, коли на вході схеми присутні адреси , які знаходяться посередині діапазону. У кожної з задіяних ПЛМ кількість входів не повинна перевищувати 16. Скласти таблиці прошиття ПЛМ, для кожного рядка таблиці прошиття визначити діапазон адрес, якому цей рядок відповідає. Намалювати числову вісь , на якій позначити: мінімальне і максимальне значення 17- розрядного коду ; верхню і нижню границі; діапазони кодів, які обробляються різними ПЛМ. Код: 33747 = 001|10011011101000111 Зворотній запис: 11100010111011001 = 1C5D9 Числова вісь: / Таблиця прошиття ПЛМ D1: N Входи А ПЛМ Виходи Діапазон кодів 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 2 3 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 M1 R B Від До I0 L L H H L H H H L H L L L H H L A 3746 3746 I1 L L H H L H H H L H L L L H L - A 3745 3744 I2 L L H H L H H H L H L L L L - - A 3743 3740 I3 L L H H L H H H L L - - - - - - A 373F 3700 I4 L L H H L H H L - - - - - - - - A 36FF 3600 I5 L L H H L H L - - - - - - - - - A 35FF 3400 I6 L L H H L L - - - - - - - - - - A 33FF 3000 I7 L L H L - - - - - - - - - - - - A 2FFF 2000 I8 L L L - - - - - - - - - - - - - A 1FFF 0000

Курсова робота Компютерна логіка

pahazagrik

03.04.2015 23:04-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись