Проектування мікрокомп’ютера. Курсова робота з Мікропроцесорні системи. Робота № 527284

Перехід до торгівельного партнера Binance

Проектування мікрокомп’ютера

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Не вказано

Факультет:

КН

Кафедра:

Кафедра ЕОМ

Інформація про роботу

Рік:

2015

Тип роботи:

Курсова робота

Предмет:

Мікропроцесорні системи

Завантажити

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти і науки України Національний Університет “Львівська політехніка” / Кафедра ЕОМ Курсова робота з курсу “Мікропроцесорні системи” на тему: “Проектування мікрокомп’ютера” Львів – 2015 АНОТАЦІЯ В курсовій роботі розроблено мікрокомп’ютер на мікроконтролері типу DSP56303 з периферійним вузлом ESSI. В курсовій роботі наведено блок-схема мікроконтролера DSP56303, також описані його основні вузли, компоненти та технічні характеристики. В курсовій роботі використано не весь потенціал вищезгаданого мікропроконтролера, отже мікрокомп’ютер можна ускладнювати, додавати нову периферію, внаслідок чого зміниться й сфера його застосувань. Зміст Анотація........................................................................................................................................ 2 Зміст............................................................................................................................................... 3 1. Технічне завдання на проектування....................................................................................... 4 2. ОСНОВНІ КОМПОНЕНТИ МІКРОКОП’ЮТЕРА............................................................... 5 2.1. Основні технічні характеристики мікропроцесора DSP56303......................... 5 2.2. Стуктура мікропроцесора................................................................................... 7 3. ПРОЕКТУВАННЯ .................................................................................................................. 20 3.1. Програмна пам’ять............................................................................................... 17 3.2. Пам’ять даних....................................................................................................... 17 3.3. Пам’ять для зберігання програми самозавантаження....................................... 18 4. Організація взаємодії мікропроцесора DSP56303 з зовнішнім периферійним пристроєм...................................................................................................................................... 22 4.1. Короткий опис інтерфейсу ESSI......................................................................... 22 2.2. Опис взаємної роботи кодека CS4218 з мікропроцесором DSP56303 ............ 22 Висновок.......................................................................................………………………............ 24 Список використаної літератури................................................................................................ 35 Додаток 1: Програма початкової ініціалізації та управління мікропроцесором.................... 26 Додаток 2: Перелік елементів ...................................................................................................... 28 1. Технічне завдання на проектування. Розробити мікрокомп’ютер на основі заданого мікропроцесора. Початкові дані: Тип мікропроцесора: DSP56303 Постійна пам’ять: вбудована на кристалі Оперативна пам’ять: CY6264 Перефирійний вузол: ESSI 2. ОСНОВНІ КОМПОНЕНТИ МІКРОКОМП’ЮТЕРА 2.1 Мікропроцесор DSP56303 2.1.1 Основні технічні характеристики мікропроцесора DSP56303. DSP56303 - це універсальний процесор цифрової обробки, створений фірмою Freescale (Motorola) на базі високопродуктивного 24-розрядного ядра, пам'яті програм, пам'яті даних і спеціальних периферійних вузлів. Основними його Технічними характеристиками є: тактова частота 66, 80, 100 МГц низьковольтне ядро (3,3 В) процесор сумісний з ядром DSP 56000 містить арифметичний блок, повністю конвеєризований 24*24 апаратний перемножувач 56 бітний паралельний циклічний зсувовий регістр підтримує 12 бітні і 16 бітні інструкції режим адресування оптимізований для обробки сигналів містить вбудований кеш інструкцій, а також апаратний стек підтримка швидкого повернення переривання Переферія: 6 каналів DMA, які підтримують внутрішній і зовнішній доступи. Процесор підтримує 3 пересилки даний за одну інструкцію. Блок фазової підтримки частоти (PLL). Це помножувач частоти. Процесор підтрисує відлагоджувач JTAG порт. Процесор має вбудовану пам’ять: типу RAM: Пам’ять програм складає 4096 слів. X пам’ять даних що складає 2048 слів. Y пам’ять даних що складає 2048 слів. типу ROM: - завантажувальна пам’ять 192 слова можливі розширення пам’яті: память даних може бути розширена 2 банками пам’яті від 256 кб на 24 розряди до 4 Мб. пам’ять програм – 256 кб , які можна збільшити до 4 Мб. Розширення відбувається за рахунок виводів АА0 – АА3. У процесорі є зовнішній порт розширення пам’яті. Даний процесор має вбудовану логіку, для керування зовнішньою пам’яттю, а такод контролер динамічної пам’яті. Зовнішні інтерфейси: розширений зовнішній паралельний інтерфейс, який називається хост інтерфейс. Цей інтерфейс може конфігурувати. Може працювати сумісно з ISA. Може працювати як окремі виводи. 2 розширених синхронно послідовних інтерфейси (ESSI). Кожен з них містить 1 приймач, 3 передавачі. послідовний комунікаційний інтерфейс (SCI), з конфігурацією швидкої передачі. Даний інтерфейс є сумісний з інтерфейсом UART. Більшість зовнішніх інтерфейсів є мультиплексовані і їх можна зконфігурувати як лінію GPO – багатоцільовий в/в (34 лінії)ю Процесор має вбудовані 3 таймери. Процесор побудований на базі CMOS технології. Підтримує режим пониженого споживання wait stop. Повністю статична лоніка. Процесор використовується на ринку телекомунікацій (передавачі голосу, факси, аудіо, загальна обробка сигналів)ю У процесорі є вбудований блок генерації адрес. Він здатний працювати в 3-х режимах адресації з 2-а підрежимами. 2.1.2 Структура мікропроцесора DSP56303. / Рис 2.1. Схема електрична-структурна DSP56303 Ядро DSP56303 складається з функціональних блоків, які функціонують паралельно для підвищення пропускної здатності пристрою. Програмний контролер, пристрій генерації адрес (AGU) та арифметико-логічний пристрій вміщують свій набір регістрів та логічні схеми, таким чином кожен може оперувати незалежно та паралельно один з одним. Також кожний функціональний блок взаємодіє з іншими блоками, з пам’яттю та з відображеними в пам’яті периферійними пристроями через внутрішні адреси ядра та шини даних. Архітектура є конвеєризована для того щоб скористатися перевагами паралельних блоків та значно зменшити час виконання кожної інструкції. Головними компонентами ядра мікропроцесора DSP56303 є: ● Data ALU - арифметико-логічний пристрій; ● Program memory - пам'ять програм; ● Data memory - пам'ять даних; ● PCU - модуль програмного керування; ● AGU - модуль генерації адреси; ● Address Buses - шина адрес; ● Data Buses - шина даних; ● Port A - порт розширення пам'яті; ● HI - Host Interface - головний паралельний інтерфейс; ● SCI - Serial Communication Interface - асинхронний послідовний інтерфейс; ● PLL - Phase Lock Loop - вузол фазового автопідстроювача частоти генератора; ● OnCE - On-Chip Emulation Port - вузол і порт внутрішньокристального емулятора. 2.1.3. Опис основних функціональних вузлів мікропроцесора DSP56303 1. АРИФМЕТИКО-ЛОГІЧНИЙ пристрій (Data ALU) - виконує всі арифметичні і логічні операції над операндами. Складається з чотирьох 24-розрядних вхідних регістрів, двох 48-розрядних суматорів, двох 8-розрядних суматорів з регістрами розширення, суматора зсуву, двох схем зсуву-обмеження шини даних і паралельного одноциклового модуля множення з нагромадженням (МАС). Пам'ять може бути розділена різними способами з метою досягнення максимальної швидкодії при паралельному виконанні операцій. Вона може бути розширена шляхом додавання пам'яті за межами кристала. Пам'ять даних і програм розділена. Пам'ять даних в свою чергу розбита на два окремих блоки - X і Y для роботи з двома АЛП адрес, щоб одночасно завантажувати в АЛП даних два операнди. Крім того, на кристалі розміщено два ПЗП, що можуть перекривати частини X і Y пам'яті даних і ПЗП початкового завантаження, що може перекривати частини пам'яті програм. DSP56303 на кристалі вміщає 4096*24 слова пам'яті програм, 196*24 слова ПЗП початкового завантаження (програмується при виготовленні заводом-виробником), 2048*24 слів оперативної пам'яті для кожного з блоків внутрішньої пам'яті даних - X і Y. Програма початкового завантаження може завантажуватися з порту розширення пам'яті (Port A), з паралельного інтерфейсу головного обчислювача (Host Interface), чи з послідовного інтерфейсу (SCI). Функціонування ПЗП початкового завантаження контролюється бітами MA, MB, MC у регістрі режимів функціонування OMR (Operating Mode Register). Адреси приймаються з лічильника команд (Program Control Logic) через PAB (Program Address Bus). Використовуючи команду MOVEP можна записувати інформацію в пам'ять програм. Вектори переривань розміщені в нижніх 128 адресах ($0000-$007F) пам'яті програм. Пам'ять програм може бути розширена до 64К за межами кристала . Пам'ять даних X на кристалі - це 24-розрядна статична внутрішня пам'ять, що займає нижні 2048 адрес у просторі X-пам'яті. ПЗП даних на кристалі займає адреси в просторі X- пам'яті і контролюється бітами DE у регістрі OMR. Периферійні регістри на кристалі займають верхні 64 адреси ($FFC0-$FFFF) X-пам'яті. 16-розрядні адреси приймаються з XAB (шина адрес X-пам'яті), а 24-розрядні дані пересилаються в АЛП даних через шину XDB. X-пам'ять також може бути розширена до 64К за межами кристала. Пам'ять даних Y на кристалі - це 24-розрядна статична внутрішня пам'ять, що займає нижні 2048 адреси в просторі Y-пам'яті. ПЗП даних на кристалі займає адреси 256-511 у просторі Y-пам'яті і контролюється бітами DE і YD у регістрі OMR. 16-розрядні адреси 11 приймаються з YAB (шина адреси Y-пам'яті), а 24-розрядні дані пересилаються в даних через шину YDB. Y-пам'ять також може бути розширена до 64К за межами кристала. 2. МОДУЛЬ програмного керування (PCU) виконує вибірку команди випередженням, декодує команди, здійснює апаратний контроль апаратних DO-циклів і обробку переривань. Модуль складається з трьох компонентів: програмного генератора адреси, вузла декодування команд, програмного контролера переривань. Він містить 15-рівневий 32-розрядний системний стек і 6 прямо адресованих регістрів: ● 16 - розрядний лічильник команд (PC), ● лічильник адреси циклу (LA), ● лічильник циклу (LC), ● регістр стану (SR), ● регістр режимів роботи (OMR), ● покажчик стеку (SP). Виведені 4 шини режиму і контролю переривань, що забезпечують доступ до контролера переривань. Виводи: вибір режиму А/зовнішній запит переривань А (MODA/IRQA) і MODB/IRQB дозволяють вибрати режим функціонування, приймати запити переривань від зовнішніх джерел. Виводи: вибір режиму P/немасковане переривання (MODC/NMI) дозволяє також вибір режиму і вхід немаскованого переривання. Вивід: RESET призначений для гарячого скиду. 3. Модуль генерації адреси (AGU) виконує всі операції збереження й обчислення адрес, необхідні для адресації даних у пам'яті. Він містить два однакових модулі адресної арифметики, що можуть генерувати дві 16-розрядні адреси в кожнім циклі команди. Кожний з їхніх арифметичних модулів виконує 3 типи обчислень: лінійні, по модулю і зворотного переносу. 4. Шини адреси. Адреси передаються до внутрішньої X пам'яті даних і Y пам'яті даних по двох однонаправлених 16-розрядних адресних шинах - X (XAB) і Y (YAB). Адреси пам'яті програм передаються по двонаправленій шині адреси програм (PAB). Зовнішня пам'ять адресується через одиночну 16-розрядну односпрямовану шину адресу, що керується 3- входовим мультиплексором, що може вибирати XAB, YAB чи PAB. За один цикл можливе тільки одне звертання до зовнішньої пам'яті. Арбітр шини керує зовнішнім доступом. 5. Шини даних. Центральний модуль DSP56303 організований навколо трьох незалежних виконавчих модулів: PCU, AGU і АЛП даних. Обмін інформацією між модулями 13 здійснюється через чотири двонаправлені 24-розрядні шини: X шину даних (XDB), Y шину даних (YDB), шину даних програм (PDB) і глобальну шину даних (GDB). Команди використовують X і Y шини даних як одну 48-розрядну шину даних. Передача даних між АЛП даних і X пам'яттю даних чи Y пам'яттю даних здійснюється через XDB і YDB відповідно. Всі інші передачі, такі як ввід-вивід з периферії, відбувається через GDB. Команди вибірки з випередженням відбуваються паралельно через PDB. Структура шин підтримує загальну register-to-register, register-to-memory , memory-to-register передачу даних. Можна передавати до двох 24-розрядних слова або 56-розрядні слова в одному циклі команди. Передача між шинами відбуваються у внутрішньому перемикачі шин (Internal Bus Switch). 6. Порт розширення пам'яті (Порт А) синхронно з'єднує DSP56303 з широким набором пам'яті і периферійних пристроїв через загальну 24-розрядну шину даних. 7. Паралельний інтерфейс головного обчислювача (Host Interface) - дуплексний, з подвійною буферизацією, паралельний порт розрядністю 1 байт, що може бути підключений безпосередньо до шини даних зовнішнього процесора. Зовнішнім процесором може бути будь- яка ПЕОМ чи мікропроцесор, інший DSP56303 чи апаратура DMA, тому, що він схожий на статичну пам'ять. Асинхронний і складається з двох банків регістрів - один банк доступний для зовнішнього процесора, інший - для центрального процесора DSP56303. Швидкість передачі даних керується перериваннями і становить 3,3 млн.слів/сек. Це найбільша частота переривань для DSP56303 на частоті 40 МГц, тобто одне переривання на 6 командних циклів. 8. Асинхронний послідовний інтерфейс (SCI) являє собою дуплексний порт дляпослідовного зв`язку з іншими мікроконтролерами, DSP56303, або мікропроцесорами, периферійними пристроями типу модема. Використовуються сигнали ТТЛ або з додатковою логікою RS232, RS422 і ін. Інтерфейс має 3 головні властивості: ● передача даних (TXD), ● прийом даних (RXD), ● вхід тактового генератора (SCLK). Підтримується стандартний асинхронний зв'язок, а також інші характеристики, такі як швидкісна (до 5 Мбіт / сек. при 40 МГц) синхронна передача даних. SCI складається з окремих передавальних та приймальних секцій, які працюють асинхронно по відношенню одна до одної. 9. Вузол фазового автопідстроювання частоти генератора (PLL) дозволяє DSP56303 використовувати будь-які зовнішні системні генератори. Він виконує множення частот, поділ частот і автопідстроювання . 10. Внутрішньокристальний емулятор (OnCE) дає можливість взаємодіяти DSP56303 і його периферії для перевірки регістрів пам'яті і периферії на кристалі. OnCE дозволяє користувачу поставити DSP56303 у цільову систему і зберегти контроль над процессом налагодження, не займаючи інших доступних ресурсів кристала. Призначення виводів мікропроцесора DSP56303 Таблиця 1.1. Назва сигналу Пояснення VCCP Призначений для використання PLL. Напруга має добре регулюється і на вхід повинен бути забезпечений надзвичайно низький імпеданс на шину живлення VCC. VCCQ Ізольоване живлення для логіки ядра обробки. VCCA Живлення шини адрес -ізольоване живлення для розділів в адресній шині драйверів вводу / виводу. VCCD Живлення шини даних -ізольоване живлення для розділів в шині даних драйверів вводу / виводу. VCCС Живлення шини управління -ізольоване живлення для шини управління. VCCH Хост живлення - Ізольоване живлення для HI08 I/O drivers. VCCS Живлення ESSI, SCI, і таймера - Ізольоване живлення для ESSI, SCI, і таймера I/O drivers. Цей вхід повинен бути прив'я- заний зовні до усіх інших входів живлення, за винятком VCCQ. GNDP PLL земля - земля призначена для використання PLL. GNDP1 PLL земля 1- земля призначена для використання PLL. GNDQ Слабка земля - ізольована земля для внутрішньої логіки обробки. GNDА Земля шини адрес. GNDD Земля шини даних. GNDC Земля шини управління. GNDH Земля хоста – земля для HI08 GNDS Земля для ESSI, SCI, і таймера GND Заземлення підключене до внутрішнього пристрою. Назва сигналу Тип Пояснення XTAL Output Вихід кварцевого генератора – цей контакт з’єднує внутрішній кварцевий генератор до зовнішнього кристалу. Якщо використовується зовнішнє тактове джерело, то XTAL має бути входом. EXTAL Input Вхід зовнішнього кварцевого генератора – цей контакт повинен бути приєднаний CLKOUT Output Годинник вихідний - Забезпечує вихідний сигнал, PCAP Input PLL Конденсатор-вхід підключення до зовнішньої пам'яті конденсатора PLL фільтр PINIT Input PLL ініціалізація -Під час затвердження скидання. A[0-17] Output Шина адрес – складає 18 регістрів D[0-23] Input /Output Шина даних – складає 24 регістрів AA[0-3] /RAS[0-3] Output Output Адреса Атрибут При визначається як АА, ці сигнали можуть бути використані в якості вибору чіпа або додаткової адресні лінії. Ці сигнали tri-stateable виходи з програмованої полярністю. / Output Дозвіл читання – встановлюється на протязі циклів читання даних з зовнішньої пам’яті / Output Дозвіл запису – встановлюється на протязі циклів запису даних до зовнішньої пам’яті. При виникненні сигналу Reset тримається в високому стані. /TA Input Передача знань - Якщо DSP56303 є майстер шини, і немає ніякого зовнішнього активність шини/ /BR Output Запит шини - Asserted, коли DSP просить шину майстерність. /BG Input Шина Грант - Asserted зовнішнім арбітраж шини ланцюга, коли DSP56303 стає наступний майстер шини. /BB Input /Output Зайнята шина - Вказує, що шина активна /CAS Output коли DSP є майстер шини, /CAS є активний низький вихід використовується DRAM для стрибає адреси стовпця. BCLK Output Коли DSP є майстер шини, BCLK активний, коли операційний Регістр режиму відстеження адреси включає встановлений біт. /BCLK Output Коли DSP є майстер шини, /BCLK є зворотним до BCLK сигналу. В іншому випадку, сигнал в третьому стані. / Input Сигнал RESET – цей вхід призначений для апаратного перезавантаження мікропроцесора MODA IRQA Input Input Вибір режиму (MODE A) – на протязі програми автозагрузки MODE A обирає один з восьми варіантів режиму автозагрузки Зовнішний запит на переривання - вхід IRQA є асинхронним зовнішнім запитом на переривання, котрийі індикуює, що зовнішній пристрій подає запит на обробку переривання від нього MODB IRQB Input Input Вибір режиму (MODE B) – на протязі програми автозагрузки MODE B обирає один з восьми варіантів режиму автозагрузки Зовнішний запит на переривання - вхід IRQB є асинхронним зовнішнім запитом на переривання, котрийі індикуює, що зовнішній пристрій подає запит на обробку переривання від нього MODC IRQC Input Input Вибір режиму (MODE C) – на протязі програми автозагрузки MODE C обирає один з восьми варіантів режиму автозагрузки Зовнішний запит на переривання - вхід IRQC є асинхронним зовнішнім запитом на переривання, котрийі індикуює, що зовнішній пристрій подає запит на обробку переривання від нього MODD IRQD Input Input Вибір режиму (MODE D) – на протязі програми автозагрузки MODE D обирає один з восьми варіантів режиму автозагрузки Зовнішний запит на переривання - вхід IRQD є асинхронним зовнішнім запитом на переривання, котрийі індикуює, що зовнішній пристрій подає запит на обробку переривання від нього H[0-7] HAD[0-7] PB[0-7] Input/Output Input/Output Input/Output Дані хоста - Коли HI08 запрограмований для взаємодії з немультіплексованою хост шиною і НІ функції є обрані ці сигнали лінії 0-7 на двобічної шини даних. Адреса хоста – цей вхідний сигнал забезпечує вибір даних для регістрів HI СигналB (0-7) порту B – Коли HI08 налаштований як GPIO через HI08 Port Control Register, ці сигнали індивідуально запрограмовані, як входи або виходи. HA0 PB8 Input Input/Output Адреса хоста (HA0) – цей вхідний сигнал забезпечує вибір даних для регістрів HI Ця ножка від’єднується внутрішньо під час надходження сигналу Reset Сигнал GPIO (8) порту B – ця ножка являє собою сигнал вводу/виводу загального призначення, коли вона не відконфігурована під використання для головного порта HA1 PB9 Input Input/Output Адреса хоста (HA1) – цей вхідний сигнал забезпечує вибір даних для регістрів HI Ця ножка від’єднується внутрішньо під час надходження сигналу Reset Сигнал GPIO (9) порту B – ця ножка являє собою сигнал вводу/виводу загального призначення, коли вона не відконфігурована під використання для головного порта HA2 GPIOB10 Input Input/Output Адреса хоста (HA2) – цей вхідний сигнал забезпечує вибір даних для регістрів HI Ця ножка від’єднується внутрішньо під час надходження сигналу Reset Сигнал GPIO (10) порту B – ця ножка являє собою сигнал вводу/виводу загального призначення, коли вона не відконфігурована під використання для головного порта HRW / PB11 Input Input Input/Output Читання/запис в хост (HRW) - коли HI08 запрограмований на інтерфейс шини хоста з одиночним стробом даних (single-data-strobe host bus) та обрана функція HI, цей сигнал є входом читання/запису Ця ножка від’єднується внутрішньо під час надходження сигналу Reset Читання даних з хоста – цей сигнал є входом читання даних коли HI08 запрограмований на інтерфейс шини хоста з подвійним стробом даних (double-datastrobe host bus) та обрана функція HI. Сигнал GPIO (11) порту B – ця ножка являє собою сигнал вводу/виводу загального призначення, коли вона не відконфігурована під використання для головного порта / / PB12 Input Input Input/Output Строб хосту даних - коли HI08 запрограмований на інтерфейс шини хоста з одиночним стробом даних (single-data-strobe host bus) та обрана функція HI, цей вхід дозволяє передачу даних по HI коли встановлено HCS. Ця ножка від’єднується внутрішньо під час надходження сигналу Reset Дозвіл запису в хост – цей сигнал є входом запису даних, коли HI08 запрограмований на інтерфейс шини хоста з подвійним стробом даних (double-datastrobe host bus) та обрана функція HI. Сигнал GPIO (12) порту B – ця ножка являє собою сигнал вводу/виводу загального призначення, коли вона не відконфігурована під використання для головного порта / PB13 Input Input/Output Сигнал вибору кристалу хоста – цей вхід є сигналом вибору кристалу для інтерфейсу хоста Ця ножка від’єднується внутрішньо під час надходження сигналу Reset Сигнал GPIO (13) порту B – ця ножка являє собою сигнал вводу/виводу загального призначення, коли вона не відконфігурована під використання для головного порта / / PB14 Output Output Input/Output Запит хоста – коли HI08 запрограмовано на функціонування в якості шини хоста з одиночним стробом даних (HRMS=0), цей вихід з відкритим каналом використовується HI для обробки запиту від хост процесора. HREQ може бути під’єднана до ножки запиту переривання хост-процесора або запиту передачі DMA контролера Ця ножка від’єднується внутрішньо під час надходження сигналу Reset Запит хоста на передачу – цей сигнал є запитом хоста на передачу, коли HI08 запрограмовано на фунціонування в якості шини хоста з подвійним стробом даних (HRMS=1) Сигнал GPIO (14) порту B – ця ножка являє собою сигнал вводу/виводу загального призначення, коли вона не відконфігурована під використання для головного порта / HRRQ PB15 Input Output Input/Output Підтвердження хоста - коли HI08 запрограмовано на функціонування в якості шини хоста з одиночним стробом даних цей вхід має дві функції: 1 – забезпечувати сигнал підтвердження хоста для операцій DMA передачі або 2 – контролювання підтвердження встановлення зв’язку Ця ножка від’єднується внутрішньо під час надходження сигналу Reset Запит хоста на отримання даних – цей сигнал є виходом запиту хоста на отримання даних, коли HI08 запрограмовано на фунціонування в якості шини хоста з подвійним стробом даних Сигнал GPIO (15) порту B – ця ножка являє собою сигнал вводу/виводу загального призначення, коли вона не відконфігурована під використання для головного порта SC00 PC0 Input/Output Input/Output ESSI контрольний контакт 0 – функція даного контакту залежить від вибору синхронного або асинхронного режиму передачі Сигнал (0) порту С – ця ножка являє собою сигнал вводу/виводу загального призначення, коли ESSI не використовується SC01 PC1 Input/Output Input/Output ESSI контрольний контакт 1 – функція даного контакту залежить від вибору синхронного або асинхронного режиму передачі Сигнал (1) порту С – ця ножка являє собою сигнал вводу/виводу загального призначення, коли ESSI не використовується SC02 PC2 Input/Output Input/Output ESSI контрольний контакт 2 – використовується дла синхронізації кадрів Сигнал (2) порту С – ця ножка являє собою сигнал вводу/виводу загального призначення, коли ESSI не використовується SCK0 PC3 Input/Output Input/Output ESSI послідовний такт - ця двонаправлена ножка забезпечує послідовний такт для отримання даних по ESSI. Сигнал (3) порту С – ця ножка являє собою сигнал вводу/виводу загального призначення, коли ESSI не використовується SRD0 PC4 Input Input/Output ESSI отримання даних – цєй вхід отримує послідовні дані та подає їх в регістр зсуву отримання даних ESSI Сигнал (4) порту С – ця ножка являє собою сигнал вводу/виводу загального призначення, коли ESSI не використовується STD0 PC5 Output Input/Output ESSI передача даних – цєй вихід передає послідовні дані з регістру зсуву передачі даних ESSI Сигнал (5) порту С – ця ножка являє собою сигнал вводу/виводу загального призначення, коли ESSI не використовується SC10 PD0 Input/Output Input/Output ESSI контрольний контакт 0 – функція даного контакту залежить від вибору синхронного або асинхронного режиму передачі Сигнал (0) порту D – ця ножка являє собою сигнал вводу/виводу загального призначення, коли ESSI не використовується SC11 PD1 Input/Output Input/Output ESSI контрольний контакт 1 – функція даного контакту залежить від вибору синхронного або асинхронного режиму передачі Сигнал (1) порту D – ця ножка являє собою сигнал вводу/виводу загального призначення, коли ESSI не використовується SC12 PD2 Input/Output Input/Output ESSI контрольний контакт 2 – використовується дла синхронізації кадрів Сигнал (2) порту D – ця ножка являє собою сигнал вводу/виводу загального призначення, коли ESSI не використовується SCK1 PD3 Input/Output Input/Output ESSI послідовний такт - ця двонаправлена ножка забезпечує послідовний такт для отримання даних по ESSI. Сигнал (3) порту D – ця ножка являє собою сигнал вводу/виводу загального призначення, коли ESSI не використовується SRD1 PD4 Input Input/Output ESSI отримання даних – цєй вхід отримує послідовні дані та подає їх в регістр зсуву отримання даних ESSI Сигнал (4) порту D – ця ножка являє собою сигнал вводу/виводу загального призначення, коли ESSI не використовується STD1 PD5 Output Input/Output ESSI передача даних – цєй вихід передає послідовні дані з регістру зсуву передачі даних ESSI Сигнал (5) порту D – ця ножка являє собою сигнал вводу/виводу загального призначення, коли ESSI не використовується RXD PE0 Input Input/Output Вхід отримання послідовних даних Сигнал (0) порту E – ця ножка являє собою сигнал вводу/виводу загального призначення, яка може бути індивідуально запрограмована, щоб бути входом або виходом TXD PE1 Output(Z) Input/Output Вихід передачі послідовних даних Сигнал (1) порту E – ця ножка являє собою сигнал вводу/виводу загального призначення, яка може бути індивідуально запрограмована, щоб бути входом або виходом SCLK PE2 Output(Z) Input/Output Серійний Годинник - Забезпечує введення або виведення, визначає що використовувати передавач і/або приймач. Сигнал (2) порту E – ця ножка являє собою сигнал вводу/виводу загального призначення, яка може бути індивідуально запрограмована, щоб бути входом або виходом TIO0 Input/Output Вхід/вихід таймера – ця ножка може бути незалежно зконфігурована на вхід таймера або на вихідний флаг TIO1 Input/Output Вхід/вихід таймера – ця ножка може бути незалежно зконфігурована на вхід таймера або на вихідний флаг TIO2 Input/Output Вхід/вихід таймера – ця ножка може бути незалежно зконфігурована на вхід таймера або на вихідний флаг TCK Input Вхід тестового такту – цей контакт забезпечує керований тактовий імпульс для синхронізації логіки та для подачі послідовних даних на порт JTAG/OnCE TDI Input Вхід тестових даних – забезпечує послідовний вхід даних на порт JTAG/OnCE. TDO Output (Z) Вихід тестових даних – забезпечує послідовний вихід даних з порту JTAG/OnCE. TMS Input Вхід вибору тестового режиму – цей контакт використовується для впорядкування стану контролера JTAG TAP / Input Тестовий сигнал Reset - низький стан на даному контакті забезпечує сигнал скиду контролеру JTAG TAP / Input/Output Подія відлагодження – коли даний контакт використовується як вхід, це значить що по ньому передаються режими відлагодження та операції з зовнішнього програмного контролера. Коли він використовується як вихід, то по ньому передається підтвердження входу мікропроцесора в стан відлагодження 2.1.4. Програмна пам’ять (program memory) Пам’ять програм – 256 кб , які можна збільшити до 4 Мб. Розширення відбувається за рахунок виводів АА0 – АА3 Адресний простір: / 2.1.5. Пам’ять даних (data memory) Память даних може бути розширена 2 банками пам’яті від 256 кб на 24 розряди до 4 Мб. Адресний простір: / 2.1.6. Пам’ять для зберігання програми самозавантаження (Bootstrap Memory) Пам’ять ROM для зберігання програми самозавантаження зазвичай надається для пристроїв, що виконують програми з вбудованої пам’яті RAM а не з пам’яті ROM. Дана пам’ять використовується для завантаження прикладної програми в пам’ять RAM після сигналу Reset. Архітектура мікропроцесора DSP56303 забезпечує режим зберігання програми самозавантаження, в якому інструкції вибираються з пам’яті ROM та пам’ять RAM конфігурується як тільки для читання. Регістр режиму роботи може бути потім репрограмований на вибірку інструкцій з пам’яті RAM. 2.1.7. Режим Reset (Reset Processing State) Мікропроцесор переходить в стан Reset коли на зовнішню ножку RESET подається сигнал та виникає апаратне перезавантаження системи. В пристроях з таймером “коректного оперування комп’ютера” (computer operating properly timer – COP), також є можливим вхід в стан Reset, коли значення даного таймера буде дорівнювати нулю. DSP зазвичай тримається в стані reset на протязі процесу включення живлення через подачу сигналу на ножку RESET, що робить стан Reset першим станом, в який входить процесор при включенні. Режим reset виконує наступні дії: 1. Перезавантажує внутрішні периферійні пристрої 2. Встановлює регістр модифікації M01 в значення $FFFF 3. Очищує регістр приорітетів переривань (IPR) 4. Встановлює поля очікування в регістрі контролю шиною (BCR) в їх максимальні значення, таким чином встановлюючи максимальну кількість очікуючи станів для всіх звертань до зовнішньої пам’яті 5. Очищує флаг циклу регістру статусу (SR) та біти умовного коду, а також встановлює біти маски переривань 6. Очищує наступні біти в регістрі режиму функціонування: вкладеного циклу, умовних кодів, затримку зупинки, заокруглення та зовнішньої X пам’яті DSP залишається в режимі reset доки не буде сигналу на ножці RESET мікропроцесора. Коли звільнюється ножка RESET виконуються наступні дії: 1. Біти режиму оперування чіпу регістра OMR завантажуються з зовнішнього джерела, зазвичай з ножок вибору режиму роботи. 2. Затримка в 16 командних цикла (NOPs) виникає для синхронізації локального тактового генератора та апарату стану. 3. Мікропроцесор починає виконання програми з

Курсова робота Мікропроцесорні системи

BaNDeRa

25.09.2015 13:09-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись