МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» ІКТА кафедра ЗІ З В І Т до лабораторної роботи №5 з курсу: «Електроніка і мікросхемотехніка» на тему: «Вивчення принципів роботи Цифрових комбінаційних пристроїв» Варіант 21 Львів 2015 Мета роботи: - вивчення методів аналізу і синтезу скінченних автоматів. ЗАВДАННЯ 1. Теоретична частина (виконується при підготовці до лабораторного заняття) Ознайомитися з основними відомостями. Визначити свій варіант таблиць переходів і виходів автомата. Таблиця 14 Таблиця 15 



  



 




 




 




 




 




 




 Таблиця 16  Тип 
 тригера 000 001 010 011 100 101 110 111  першого (
) T T JK JK D D JK D  другого (
) D T T D D JK JK T  Для цього необхідно номер варіанта (задає викладач) перевести в двійкову систему числення і підставити шість розрядів отриманого двійкового числа в Таблиці 14, 15 (1 - молодший розряд). 3. На основі отриманих в п. 2 таблиць переходів і виходів та заданих Таблицею 16 типів елементарних автоматів, синтезувати структурну схему скінченного автомата. 2. Експериментальна частина Синтезовану схему скінченного автомата побудувати в схемному редакторі САПР Foundation Series. Проконтролювати правильність функціонування автомату за допомогою моделювальника САПР, визначивши значення вихідних сигналів і наступних станів для всіх наборів значень вхідних змінних і станів автомату. Замалювати часові діаграми роботи схеми. Зауваження. Повний контроль функціонування автомата необхідно здійснювати не за таблицями виходів і переходів, а за таблицею істинності. Відповідно і схема автомата, яка передбачає можливість його моделювання (тестування), має ряд особливостей. Така схема будується виходячи з припущення, що в початковий момент часу автомат може знаходитися в будь-якому з можливих станів, тобто передбачається можливість асинхронного встановлення елементів пам’яті автомата в той чи інший початковий стан. Для реалізації такої можливості найпростіше вибрати тригери з входами асинхронного встановлення. Загалом схема автомата, яка забезпечує можливість його тестування, відрізняється від синтезованої структурної схеми автомата тільки схемами включення елементів пам’яті. Рекомендовані схеми включення тригерів різного типу наведено на Рис.3 (замість індексу і при побудові схем підставляють номер елемента пам’яті – 1 або 2). На Рисунку 3 назви входів і виходів, що є зовнішніми входами і виходами автомата, обведено контуром. Інші входи і виходи підключаються до комбінаційних схем автомата у відповідності з синтезованою структурною схемою. Наприклад, вихід тригера Qi підключено до виходу схеми (на Рис.3 обведено прямокутником). Крім того цей-же сигнал Qi може бути аргументом функцій збудження елементів пам’яті або логічних функцій вихідних структурних змінних автомата. Тому на Рис.3 показано ще один вихід Qi (не обведено контуром), сигнал з якого може подаватися на комбінаційні схеми автомата. Таким чином схема автомата буде мати такі входи і виходи:
- структурні входи, на які подається код вхідного сигналу;
- входи асинхронного встановлення першого і другого елементів пам’яті автомата в початковий стан - сигнали на цих входах мають відповідати тим, які фігурують в стовпчиках
,
таблиці істинності;
- вхід подачі послідовності синхроімпульсів;
- структурні виходи, з яких знімається код вихідного сигналу;
- виходи елементів пам’яті автомата - сигнали на цих виходах при моделюванні мають відповідати тим, які фігурують в стовпчиках
,
таблиці істинності. Для задання тестових сигналів на входах автомату при моделюванні рекомендується скористатись сигналами з виходів 5-ти тригерів віртуального 16-ти розрядного двійкового підсумовуючого лічильника. Виходи цього лічильника доступні у вікні стимулів Моделювальника САПР. Якщо через B1 позначити прямий вихід молодшого тригера цього лічильника, то на входи автомата подаються: B1 - на вхід
автомата; B2 - на вхід
автомата; B3 - на вхід
автомата; B4 - на вхід
автомата; B5 - на вхід
автомата. Контроль функціонування автомата здійснюється за таблицею істинності і часовими діаграмами, отриманими при моделюванні. При низькому рівні сигналу на вході
перевіряють код вихідного сигналу автомата на кожному
-ому такті (виходи
). При високому рівні сигналу на вході
перевіряють стан автомата на такті
(виходи
автомата). Після тестування схеми, для забезпечення її правильної роботи згідно таблиць виходів та переходів, необхідно розірвати кола встановлення елементів пам’яті в початковий стан. Принципова схема / Часові діаграми роботи / Висновок: під час виконання даної лабораторної роботи я вивчив принципи роботи мультиплексорів та дешифраторів, методи синтезу комбінаційних логічних схем на дешифраторах та мультиплексорах..