Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Кафедра САПР
Інформація про роботу
Рік:
2015
Тип роботи:
Розрахунково - графічна робота
Предмет:
Комп’ютерна схемотехніка
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Національний університет «Львівська політехніка»
Кафедра САПР
Розрахунково-графічна робота
З дисципліни: «Комп’ютерна схемотехніка та архітектура комп’ютерів»
Індивідуальне завдання до РГР
Розробити блок пам’яті оперативного запам’ятовуючого пристрою заданого об’єму (8Кх4) на основі мікросхеми пам’яті з організацією (1кх1 ). Вибрати тип мікросхеми пам’яті, область адресного простору. Синтезувавши дешифратор адрес і принципову електричну схему..
ЗМІСТ
Вступ…………………………………………………………………………………..4
Тип мікросхеми для побудови блоку пам’яті…………………………………...6
Виділення адресного простору для блоку пам’яті……………………………...8
Розрахунок визначення кількості мікросхем пам’яті для блоку……………..10
Синтез схеми дешифратора адрес для блоку пам’яті……………………….. 12
Аналіз результатів та висновки…………………………………………………13
Список використаної літератури…………………………………………………...14
Перелік умовних позначень………………………………………………………...15
Додаток А (схема електрична принципова блоку пам’яті)
Вступ
Розвиток електронної та обчислювальної техніки і її широке застосування в науці і техніки та промисловості – важливий фактор прискорення науково-технічного прогресу. Розвиток мікроелектронної елементної бази є основою вдосконалення архітектури комп’ютерів та якісного поліпшення їх техніко-економічних показників: продуктивності, швидкодії, надійності, вартості та ін. Розрахунок і побудова блоку пам’яті мікропроцесорного пристрою актуальна у зв’язку з широким застосуванням цифрової техніки у різноманітних пристроях обчислювальних та керуючих систем.
Адже пам’ять – важливий і необхідний компонент в складі архітектури комп’ютера, від якого залежить продуктивність комп’ютера. Система пам'яті є функціональною частиною обчислювальної системи, призначеною для запису, зберігання та видачі інформації.
1.Тип мікросхеми для побудови блоку пам’яті
Для побудови свого варіанту РГР я використав мікросхеми К155РУ7.Організація мікросхеми – 1К х 1, що відповідає моєму завданню РГР.
Час доступу до комірки пам’яті мікросхеми 45 нс і саме за цей параметр мікросхеми я вибрав її, тому що в сучасних комп’ютерних системах ціниться швидкодія та надійність. Потужність споживання заданої мікросхеми –840 мВт, а напруга живлення-5В.
Технологія виготовлення К155РУ7:ТТЛ. Найпростіший базовий елемент ТТЛ виконує логічну операцію І-НЕ, в принципі повторює структуру ДТЛ мікросхем і в той же час за рахунок використання многоемітерного транзистора, об'єднує властивості діода і транзисторного підсилювача що дозволяє збільшити швидкодію і енергоспоживання, знизити споживану потужність і вдосконалити технологію виготовлення мікросхеми.ТТЛ набула широкого поширення в комп'ютерах, електронних музичних інструментах, а також в контрольно-вимірювальній апаратурі і автоматиці (КВП). Завдяки широкому розповсюдженню ТТЛ вхідні і вихідні ланцюги електронного обладнання часто виконуються сумісними по електричним характеристикам з ТТЛ. Максимальна напруга в схемах з ТТЛ може досягати 24В, однак це призводить до великого рівня паразитного сигналу. Досить малий рівень паразитного сигналу при збереженні достатньої ефективності досягається при напрузі 5В, тому дана цифра і увійшла в технічний регламент ТТЛ.
/
Рис. 1.1 Схема корпусу мікросхеми К155РУ7
Призначення виводів мікросхеми К155РУ7 наведено в таблиці 1.1.
Таблиця 1.1. Призначення виводів МС К155РУ7 і позначення їх на МС
Вивід
Призначення вивода
Позначення на МС
2..6,9..13
Адресні входи
А0,…,А9
15
Інформаційний вхід
D
14
Вхід дозволу запису
V2
1
Вибір МС
V1
16
Напруга живлення
VCC
8
Загальний
GND
7
Вихід інформації
D0
Мікросхема використовується для побудови блоків ОЗП,а отже вона працює в трьох режимах - запису, зчитування і зберігання. Режими роботи даної мікросхеми описані у таблиці 1.2
Таблиця 1.2. Режими роботи мікросхеми
V1
V2
A0-A9
D
D0
Режим роботи
1
Х
Х
Х
Roff
Зберігання
0
0
А
0
Roff
Запис 0
0
0
А
1
Roff
Запис 1
0
1
А
Х
Дані в прямому коді.
Зчитування
.
2. Виділення адресного простору для блоку пам’яті
Оскільки ми працюємо з 16-ти розрядною шиною адрес, то нам доступно 16 адресних ліній для виділення адресного простору для блоків пам’яті. Ми використовуємо мікросхеми з організацією 1Кх1, а в схемах з такою організацією для адресації 1Кб пам’яті використовується A0 – A9 адресних ліній, які підключаються напряму з адресної шини до мікросхем пам’яті (210 = 1КБ). Решта адресних ліній (A10 – A15) використовуються для побудови дешифратора, за допомогою якого буде обиратись та чи інша мікросхема пам’яті. В таблиці 2.1 показано виділення адресного простору для блоків пам’яті схеми.
Таблиця 2.1. Виділення адресного простору для банків блоку пам’яті
Адреси
A
15
A
14
A
13
A
12
А
11
A
10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
Банк1
мін
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
макс
1
1
1
0
0
0
1
1
1
1
1
1
1
1
1
1
Банк2
мін
1
1
1
0
0
1
0
0
0
0
0
0
0
0
0
0
макс
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
Банк3
мін
1
1
1
0
1
0
0
0
0
0
0
0
0
0
0
0
макс
1
1
1
0
1
0
1
1
1
1
1
1
1
1
1
1
Банк4
мін
1
1
1
0
1
1
0
0
0
0
0
0
0
0
0
0
макс
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
Банк5
мін
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
макс
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
Банк6
мін
1
1
1
1
0
1
0
0
0
0
0
0
0
0
0
0
макс
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
Банк7
мін
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
макс
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
Банк8
мін
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
макс
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Банк1:
Апоч. 1=E000h=1110 0000 0000 0000 Акін. 1=E3FFh=1110 0011 1111 1111
Банк2:
Апоч. 2=E400h=1110 0100 0000 0000 Акін. 2=E7FFh=1110 0111 1111 1111
Банк3:
Апоч. 3=E800h=1110 1000 0000 0000 Акін. 3=EBFFh=1110 1011 1111 1111
Банк4:
Апоч. 4=EC00h=1110 1100 0000 0000 Акін. 4=EFFFh=1110 1111 1111 1111
Банк5:
Апоч. 5=F000h=1111 0000 0000 0000 Акін. 5=F3FFh=1111 0011 1111 1111
Банк6:
Апоч. 6=F400h=1111 0100 0000 0000 Акін. 6=F7FFh=1111 0111 1111 1111
Банк7:
Апоч. 7=F800h=1111 1000 0000 0000 Акін. 7=FBFFh=1111 1011 1111 1111
Банк8:
Апоч. 8=FC00h=1111 1100 0000 0000 Акін. 8=FFFFh=1111 1111 1111 1111
3. РОЗРАХУНОК ВИЗНАЧЕННЯ КІЛЬКОСТІ МІКРОСХЕМ ПАМ’ЯТІ ДЛЯ БЛОКУ
При побудові блоків пам’яті часто виникає потреба в об’єднанні між собою декількох банків пам’яті. Така проблема виникає в трьох випадках: 1) при нарощуванні розрядності, 2) при нарощуванні об’єму та 3) при одночасному нарощуванні як об’єму,так і розрядності.
Необхідно побудувати блок пам’яті об’ємом 8Кх4, структурою 1Кбх1.
Тому ni – розрядність однієї мікросхеми, а n – розрядність пам’яті, яку необхідно побудувати, тоді
K = n/ni = 4/1 = 4, що означає: потрібно нарощувати розрядність.
Нарощення об’єму проводиться так: N – об’єм пам’яті, яку необхідно побудувати, а Ni – об’єм одного банку пам’яті, тоді
L = N/Ni = 8/1 = 8 – кількість мікросхем для побудови необхідного об’єму пам’яті.
При нарощенні розрядності, мікросхеми будемо підключати паралельно, а при нарощенні об’єму – послідовно.
Отже, адресний простір необхідно адресувати для восьми банків (нарощення об’єму), в яких є по чотири мікросхем (нарощення розрядності).
4.СИНТЕЗ СХЕМИ ДЕШИФРАТОРА АДРЕС ДЛЯ БЛОКУ ПАМ’ЯТІ
Синтез схеми адресного дешифратора складається з послідовних етапів:
табличного завдання початкової та кінцевої адреси для заданого блоку пам’яті;
представлення логічних виразів у СДНФ або СКНФ на основі таблиці;
побудова комбінаційної схеми адресного дешифратора на основі логічного
виразу.
На основі таблиці 2.1 запишемо логічний вираз у вигляді СДНФ:
СS1=(А15’*A14’*A13’)+A12+A11+A10);
СS2=(А15’*A14’*A13’)+A12+A11+A10’);
СS3=(А15’*A14’*A13’)+A12+A11’+A10);
СS4=(А15’*A14’*A13’)+A12+A11’+A10’);
СS5=(А15’*A14’*A13’)+A12’+A11+A10);
СS6=(А15’*A14’*A13’)+A12’+A11+A10’);
СS7=(А15’*A14’*A13’)+A12’+A11’+A10’);
СS8=(А15’*A14’*A13’)+A12’+A11’+A10’);
На рисунку 4.1 наведена комбінаційна схема реалізації адресного дешифратора.
/
Рисунок4.1.Комбінаційна схема реалізації адресного дешифратора.
5.АНАЛІЗ РЕЗУЛЬТАТІВ ТА ВИСНОВКИ
Виконуючи цю графічно-розрахункову роботу, я навчився будувати блок пам’яті з заданим об’ємом на основі мікросхеми пам’яті з заданою організацією. Також я отримав практичні навички виділення адресного простору, роботи з шіснадцятковою та двійковою системами числення, побудови дешифратора адрес відповідно до його логічного виразу та синтезу схеми електричної принципової блоку пам’яті (див. Додаток).
ПЕРЕЛІК УМОВНИХ ПОЗНАЧЕНЬ:
СДНФ-скорочена диз’юнктивна нормальна форма
МС-мікросхема
ОЗП-оперативно-запам’ятовуючий пристрій
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ
Нікольський Ю.В., Пасічник В.В., Щербина Ю.М. Дискретна математика – Л., Магнолія, 2010.
Нефедов А.В.-Интегральные микросхемы и их зарубежные аналоги. Справочник.- Т. 2 – 2000. – С.283.
А.Ю.Гордонова, Ю.Н.Дьякова, Справочник, Полупроводниковые БИС запоминающих устройств.-Москва «РАДИО И СВЯЗЬ», 1987. – 100 с.
23.05.2016 19:05-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора