Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
ОП, що виконує дешифрацію інформації та зсув результату дешифрації на три розряди вліво
Інформація про навчальний заклад
ВУЗ:
Інші
Інститут:
Не вказано
Факультет:
Комп’ютерних та інформаційних технологій
Кафедра:
КН
Інформація про роботу
Рік:
2024
Тип роботи:
Курсова робота
Предмет:
Комп’ютерна схемотехніка
Частина тексту файла (без зображень, графіків і формул):
ЗМІСТ
ВСТУП 5
1 РОЗРОБКА СТРУКТУРНОЇ СХЕМИ ОПЕРАЦІЙНОГО ПРИСТРОЮ «ДЕШИФРАТОР-РЕГІСТР ЗСУВУ» 7
1.1 Структурна схема операційного пристрою «Дешифратор-регістр зсуву» 7
1.2 Регістри 7
1.3 Дешифратори 9
2 СИНТЕЗ ОПЕРАЦІЙНОГО ПРИСТРОЮ «ДЕШИФРАТОР-РЕГІСТР ЗСУВУ» 11
2.1 Синтез вхідного регістра пам’яті 11
2.2 Синтез регістра зсуву 12
2.3 Синтез дешифратора 18
2.4 Розробка функціональної схеми операційного пристрою «Дешифратор-регістр зсуву» 23
3 КОМП’ЮТЕРНЕ МОДЕЛЮВАННЯ ФУНКЦІОНАЛЬНОЇ СХЕМИ ОПЕРАЦІЙНОГО ПРИСТРОЮ «ДЕШИФРАТОР-РЕГІСТР ЗСУВУ» 25
3.1 Застосування ППП Multisim для моделювання цифрової схеми 25
3.2 Моделювання операційного пристрою «Дешифратор-регістр зсуву» 27
ВИСНОВКИ 33
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ 34
ВСТУП
Комп’ютерна схемотехніка – це науково-технічна дисципліна, яка вивчає теоретичні методи аналізу і синтезу схем комп’ютерів (електронних обчислювальних машин) і засоби їхньої технічної реалізації. Розвиток комп’ютерної схемотехніки є основою удосконалення архітектури комп’ютерів, якісного підвищення їхньої продуктивності та надійності, істотного зменшення масових та габаритних показників. Комп’ютери широко використовують у цивільній авіації та інших галузях господарства.
Технічні засоби комп’ютерної схемотехніки залежно від функцій, які вони виконують поділяють на елементи, функціональні вузли і пристрої. Вони призначені для обчислення дискретної інформації і тому називаються цифровими.
Елементи в комп’ютерній схемотехніці – найменші неподільні мікроелектронні схеми (вироби), призначенні для виконання логічних операцій або зберігання біта інформації. До елементів умовно відносяться і допоміжні схеми – підсилювачі, повторювачі, формувачі та ін. На основі елементів будують типові функціональні вузли. Типовими функціональними вузлами комп’ютерів називаються мікроелектронні схеми, призначені вузли розподіляються на комбінаційні та послідовнісні схеми.
У комбінаційних схемах логічний стан виходів елементів залежить від комбінації вхідних сигналів у даний момент часу. До функціональних вузлів комбінаційного типу відносяться суматори, дешифратори, шифратори, мультиплексори і демультиплексори, схеми порівняння (компаратори) і контролю за парністю, кодоперетворювачі.
У послідовнісних схемах логічне значення виходів визначають як комбінацією вхідних сигналів, так і станом пам’яті схеми в даний момент часу. До функціональних вузлів послідовнісного типу відносяться регістри, лічильники, генератори чисел і керуючі автомати. На основі типових функціональних вузлів будують різноманітні пристрої комп’ютерів[1].
В даній роботі для побудови операційного пристрою «Дешифратор-регістр зсуву» використано функціональні вузли як комбінаційного так і послідовного типу, а саме дешифратор, що відноситься до комбінаційного типу вузлів, та регістри, що відносять до послідовних функціональних вузлів.
В результаті вивчення комп’ютерної схемотехніки набуваються знання особливостей архітектури сучасних ЕОМ; типів, основних характеристик, принципів побудови та галузей застосування запам'ятовуючих пристроїв; структур та принципів роботи арифметико-логiчних пристроїв; структур, особливостей побудови, принципів роботи керуючих пристроїв; основних характеристик i особливостей систем переривання сучасних ЕОМ; характеристик та особливостей інтерфейсу введення – виведення; принципів побудови та функціонування паралельних обчислювальних систем; організації сучасних мікропроцесорів та мікропроцесорних систем [2].
Метою даної курсової роботи є розробка структурної схеми операційного пристрою «Дешифратор-регістр зсуву», синтез операційного пристрою «Дешифратор-регістр зсуву» та його комп’ютерне моделювання.
1 РОЗРОБКА СТРУКТУРНОЇ СХЕМИ ОПЕРАЦІЙНОГО ПРИСТРОЮ «ДЕШИФРАТОР-РЕГІСТР ЗСУВУ»
1.1 Структурна схема операційного пристрою «Дешифратор-регістр зсуву»
Структурна схема – це умовна графічна структура, яка зображує кількість, перелік блоків пристрою, взаємозв’язок між ними і зовнішніми пристроями, розрядності даних та шин.
Рисунок 1.1 – Структурна схема операційного пристрою «Дешифратор-регістр зсуву»
1.2 Регістри
Регістр – функціональний вузол, призначений для запам’ятовування і зберігання інформації, представленої у вигляді багато-розрядних двійкових чисел (двійкового коду) і їх видачі за зовнішньою командою – це елементи короткочасної (оперативної) пам’яті.
Залежно від способу запису і видачі інформації регістри бувають:
послідовні – запис інформації в яких виконується послідовно одного двійкового розряду за іншим через один вихід;
паралельні – запис інформації в яких виконується одночасно (паралельно) у всі розряди;
послідовно-паралельні – можуть працювати як послідовні або паралельні, залежно від сигналу на спеціальному вході керування [1].
Регістри складаються із сукупності тригерів по числу розрядів інформації, яку регістр запам’ятовує, найчастіше застосовують RS-, D-, T- і JK-тригери [5].
Регістри класифікують за такими ознаками [6]:
способом керування і записування – асинхронні та синхронні;
способом записування і видачі двійкових слів – паралельні, послідовні й універсальні; у паралельних регістрах записування і видача слів виконується одночасно всіма розрядами, а в послідовних – розряд за розрядом в напрямку від молодших розрядів до старших або навпаки; універсальні регістри забезпечують як паралельний, так і послідовний обмін інформацією;
числом ліній для представлення значення одного розряду слова (біта інформації) – однофазні й парафазні; при однофазному поданні значення кожного розряду слова передається по одній лінії зв'язку, а при пара фазному – по двох лініях (одночасно відображається пряме та інверсне значення розряду);
числом тактів для записування слова – одно-, дво- і багатотактні;
складом мікрооперацій, які виконуються – установлювальні, записування, читання, порозрядні логічні й зсуву, а також перетворення послідовного коду в паралельний і навпаки;
напрямом зсуву – односторонні (лівий або правий зсув) і двосторонні (реверсивні);
типом тригерів, що використовуються;
елементною структурою – потенціальні, імпульсні й потенціально-імпульсні.
В даній роботі використано паралельний регістр, з інформаційними входами Х1, Х2, Х3 та синхровходом С.
Для виконання операції зсуву результату дешифрації, використаний регістр, який виконує мікрооперації запису коду, зсуву вліво на три розряди.
На рисунку 1.2 зображені а)функціональне позначення вхідного регістра та б) функціональне позначення регістра зсуву.
а) б)
Рисунок 1.2 – Функціональне позначення
а) вхідного регістра операційного пристрою «Дешифратор-регістр зсуву», б) регістра зсуву операційного пристрою «Дешифратор-регістр зсуву»
Дешифратори
Дешифратори (декодери) є комбінаційними пристроями, призначеними для перетворення кодованих двійкових вхідних сигналів у сигнали керування виконавчими пристроями, пристроями відображення інформації і т.п.
У загальному випадку дешифратор має декілька входів (за кількістю розрядів двійкових чисел, які необхідно декодувати) і декілька виходів. Кожній комбінації вхідних сигналів відповідає певна комбінація вихідних [1].
/
Двійковий дешифратор, умовне позначення якого наведене на рисунку 1.3, має чотири входи (n=4) з ваговими коефіцієнтами 1, 2, 4, 8, що відповідає чотирьом розрядам послідовного двійкового коду (20, 21, 22, 23), і шістнадцять виходів: від 0 до 15 (N=2n=24=16). Кожній комбінації нулів і одиниць на входах відповідає одиниця на відповідному виході.
У двійково-десяткового дешифратора з інверсними входами, умовне позначення якого наведене на рисунку 1.4, кожній з перших десяти двійкових комбінацій (двійково-десятковий код) відповідає нуль на відповідному виході. Такі дешифратори у вигляді ІМС застосовують для керування десятковими неоновими індикаторами, у яких десяткові знаки являють собою фігурні катоди неонової лампи [1].
В даній роботі використано двійковий дешифратор з 3 входами та 5 виходами.
/
Рисунок 1.5 – Функціональне позначення трьохрозрядного дешифратора
2 СИНТЕЗ ОПЕРАЦІЙНОГО ПРИСТРОЮ «ДЕШИФРАТОР-РЕГІСТР ЗСУВУ»
2.1 Синтез вхідного регістра пам’яті
Для синтезу регістру входу використаємо JK – тригер зі структурою MS(Master-Slave) функціональна схема якого зображена на рисунку 2.1 . Тригери типу JK є універсальними і можуть виконувати функції RS-, D-, T- тригера, тому вони найкраще підходять для виконання даної курсової роботи.
/
Рисунок 2.1 – Функціональна схема JK – тригера по структурі MS
Використовуючи синтезований JK-тригер, і беручи до уваги розрядність вхідних даних, що дорівнює трьом, синтезуємо регістр входу з паралельним записом інформації. На рисунку 2.2 зображений регістр входу.
/
Рисунок 2.2 – Функціональна схема вхідного регістра пам’яті з паралельним записом інформації на JK-тригерах по структурі MS
2.2 Синтез регістра зсуву
Для синтезу регістра зсуву використаємо дані таблиці 2.1, винісши з неї вихідні дані для роботи пристрою в таблицю 2.2, та складемо вихідні функції Y1 – Y5 . Мінімізуємо їх за допомогою діаграм Вейча.
Таблиця 2.1 – Таблиця результату зсуву даних на три розряди вліво
F1
F2
F3
F4
F5
Y1
Y2
Y3
Y4
Y5
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
0
1
0
0
0
0
0
0
1
Продовження таблиці 2.1
0
0
1
0
1
0
1
0
0
1
0
0
1
1
0
1
0
0
0
1
0
0
1
1
1
1
1
0
0
1
0
1
0
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
0
0
1
0
1
0
1
0
0
1
0
0
1
0
1
1
1
1
0
1
0
0
1
1
0
0
0
0
0
1
1
0
1
1
0
1
0
1
0
1
1
0
1
1
1
0
1
0
0
1
1
0
1
1
1
1
1
1
0
1
1
1
0
0
0
0
0
0
1
0
0
1
0
0
0
1
0
1
1
0
0
1
0
0
1
0
1
0
1
0
0
1
0
0
1
1
1
1
1
0
0
1
0
1
0
0
0
0
1
0
1
1
0
1
0
1
0
1
1
0
1
1
0
1
1
0
1
0
1
0
1
1
0
1
1
1
1
1
1
0
1
1
1
0
0
0
0
0
1
1
0
1
1
0
0
1
0
1
1
1
0
1
1
0
1
0
1
0
1
1
0
1
1
0
1
1
1
1
1
1
0
1
1
1
0
0
0
0
1
1
1
1
1
1
0
1
0
1
1
1
1
1
1
1
1
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
Таблиця 2.2 – Таблиця результату зсуву вихідних даних пристрою
F1
F2
F3
F4
F5
Y1
Y2
Y3
Y4
Y5
0
0
1
1
1
1
1
0
0
1
0
1
0
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
0
0
1
1
0
1
1
1
0
1
0
0
1
1
1
0
0
0
1
0
1
1
0
0
1
0
1
1
1
1
1
1
0
1
1
1
1
0
0
0
0
1
1
1
Занесемо дані з таблиці 2.2 до таблиці 2.3.
Таблиця 2.3 – Таблиця вихідних даних пристрою
/
Використовуючи значення подані в таблицях 2.2 та 2.3, складемо функцію Y1. Мінімізуємо дану функцію, за допомогою діаграми Вейча.
Y1 = X1X2X3X4X5 + X1X2X3X4X5 + X1X2X3X4X5
/
Y1 = X4
Використовуючи значення подані в таблицях 2.2 та 2.3, складемо функцію Y2. Мінімізуємо дану функцію, за допомогою діаграми Вейча.
Y2 = X1X2X3X4X5 + X1X2X3X4X5 + X1X2X3X4X5 + X1X2X3X4X5
/
Y2 = X5
Використовуючи значення подані в таблицях 2.2 та 2.3, складемо функцію Y3. Мінімізуємо дану функцію, за допомогою діаграми Вейча.
Y3 = X1X2X3X4X5 + X1X2X3X4X5 + X1X2X3X4X5
/
Y3 = X1
Використовуючи значення подані в таблицях 2.2 та 2.3, складемо функцію Y4. Мінімізуємо дану функцію, за допомогою діаграми Вейча.
Y4 = X1X2X3X4X5 + X1X2X3X4X5 + X1X2X3X4X5 + X1X2X3X4X5 + X1X2X3X4X5
/
Y4 = X2
Використовуючи значення подані в таблицях 2.2 та 2.3, складемо функцію Y5. Мінімізуємо дану функцію, за допомогою діаграми Вейча.
Y5 = X1X2X3X4X5 + X1X2X3X4X5 + X1X2X3X4X5 + X1X2X3X4X5 + X1X2X3X4X5
/
Y5 = X3
Синтезуємо регістр виходу аналогічно до того, як синтезували регістр входу в підрозділі 2.1. За даними для реалізації операційного пристрою на виході дешифратора утворюється п’ятирозрядні дані, отже вихідний регістр зсуву матиме 5 виходів.
/
Рисунок 2.3 – Функціональна схема вихідного регістра пам’яті з паралельним записом інформації на JK-тригерах по структурі MS
2.3 Синтез дешифратора
Так, як на виході вхідного регістра пам’яті виходить трьохрозрядне число, а за умовою, даною для реалізації операційного пристрою, на виході дешифратора маємо отримати п’ятирозрядне число, синтезуємо дешифратор з трьома входами та п’ятьма виходами. Дешифратор повинен задовольняти закон функціонування, який наведено в таблиці 2.4 [7].
Таблиця 2.4 – Вхідні та вихідні значення операційного пристрою
Вхідні сигнали: Вихідні сигнали:
F1
F2
F3
F4
F5
0
0
1
1
1
0
1
1
0
0
1
1
1
1
0
1
0
0
0
1
1
0
1
1
1
1
1
1
0
0
0
1
0
0
1
0
1
0
0
0
Х1
Х2
Х3
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Використовуючи значення подані в таблиці 2.4, складемо функцію F1. Мінімізуємо дану функцію, за допомогою діаграми Вейча.
F1= X1X2X3+ X1X2X3+ X1X2X3+ X1X2X3= X1X2+X1X2
/
Зведемо отриману функцію до базису АБО-НІ, використовуючи закон де Моргана.
F1= X1X2+X1X2= X1X2*X1X2= (Х1+Х2)* (Х1+Х2)= (Х1+Х2)+ (Х1+Х2).
Побудуємо комбінаційну схему дешифратора для функції F1.
/
Рисунок 2.4 – Комбінаційна схема дешифратора для функції F1
Використовуючи значення подані в таблиці 2.4, складемо функцію F2. Мінімізуємо дану функцію, за допомогою діаграми Вейча.
F2= X1X2X3+ X1X2X3+ X1X2X3+ X1X2X3+ X1X2X3= X1X3+X2X3+ X2X3
/
Зведемо отриману функцію до базису АБО-НІ, використовуючи закон де Моргана.
F2= X1X3+X2X3+ X2X3= X3(X1+X2)+X2X3= X3+( X1+X2)+( X2+X3).
Побудуємо комбінаційну схему дешифратора для функції F2.
/
Рисунок 2.5 – Комбінаційна схема дешифратора для функції F2
Використовуючи значення подані в таблиці 2.4, складемо функцію F3. Мінімізуємо дану функцію, за допомогою діаграми Вейча та зведемо до базису АБО-НІ.
F3= X1X2X3+ X1X2X3+ X1X2X3+ X1X2X3+ X1X2X3= Х2+Х1Х3= Х2*Х1Х3=
Х2*(Х1 +Х3)= Х2+(Х1 +Х3).
/
Побудуємо комбінаційну схему дешифратора для функції F3.
/
Рисунок 2.6 – Комбінаційна схема дешифратора для функції F3
Використовуючи значення подані в таблиці 2.4, складемо функцію F4. Мінімізуємо дану функцію, за допомогою діаграми Вейча та зведемо до базису АБО-НІ.
F4= X1X2X3+ X1X2X3+ X1X2X3 = Х2Х3+Х1Х3= Х2Х3*Х1Х3=
=(Х2 +Х3)*(Х1 +Х3) = (Х2 +Х3)+(Х1 +Х3).
/
Побудуємо комбінаційну схему дешифратора для функції F4.
/
Рисунок 2.7 – Комбінаційна схема дешифратора для функції F4
Використовуючи значення подані в таблиці 2.1, складемо функцію F5. Мінімізуємо дану функцію, за допомогою діаграми Вейча.
F5= X1X2X3+ X1X2X3+ X1X2X3+ X1X2X3 = Х1Х3+Х2Х3+X1X2X3.
/
Зведемо отриману функцію до базису АБО-НІ, використовуючи закон де Моргана.
F5= Х1Х3+Х2Х3+X1X2X3= Х1Х3*Х2Х3*X1X2X3=
= (Х1 +Х3)*(Х2 +Х3)*(X1 +X2 +X3) = ( Х1 +Х3)+(Х2 +Х3)+(X1 +X2 +X3).
Побудуємо комбінаційну схему дешифратора для функції F5.
/
Рисунок 2.8 – Комбінаційна схема дешифратора для функції F5
Синтезуємо функціональну схему необхідного дешифратора за даними функціями, схема зображена на рисунку 2.9.
/
Рисунок 2.9 – Функціональна схема дешифратора, необхідного для реалізації даного операційного пристрою
2.4 Розробка операційного пристрою «Дешифратор-регістр зсуву»
Складемо функціональну схему синтезованого операційного пристрою «Дешифратор-регістр зсуву», схема зображена на рисунку 2.10.
/
Рисунок 2.10 – Функціональна схема операційного пристрою «Дешифратор-регістр зсуву»
/
Рисунок 2.10 – Продовження 1
/
Рисунок 2.10 – Продовження 2
КОМП’ЮТЕРНЕ МОДЕЛЮВАННЯ ФУНКЦІОНАЛЬНОЇ СХЕМИ ОПЕРАЦІЙНОГО ПРИСТРОЮ «ДЕШИФРАТОР-РЕГІСТР ЗСУВУ»
3.1 Застосування ППП Multisim для моделювання цифрової схеми
ППП Multisim – комп'ютерна програма, призначена для автоматизації проектування електроніки. Являє собою систему схемотехнічного моделювання, що базується на основі моделей електронних компонентів. Це повне, багато платформне середовище проектування, яке легко адаптується до вимог конкретного проекту. Особливістю ППП Multisim є наявність контрольно-вимірювальних приладів, які за зовнішнім виглядом, органами керування і характеристиками максимально наближені до реальних аналогів. Це сприяє отриманню практичних навичок роботи з найбільш поширеними приладами: мультиметром, осцилографом, генератором сигналів та ін [5]. На рисунках 3.1 - 3.3 представлені основні службові вікна ППП Multisim.
/
Рисунок 3.1 – Службове вікно і позначення генератора слів
/
Рисунок 3.2 – Службове вікно та позначення логічного аналізатора
/
Рисунок 3.3 – Службове вікно вибору логічного елементу
3.2 Моделювання операційного пристрою «Дешифратор-регістр зсуву»
За отриманою у розділі 2 функціональною схемою, змоделюємо у ППП Multisim операційний пристрій «Дешифратор-регістр зсуву», змодельований операційний пристрій зображений на рисунку 3.4.
/
Рисунок 3.4 – Схема моделювання операційного пристрою «Дешифратор-регістр зсуву» засобами ППП Multisim
/
Рисунок 3.4 – Продовження 1
/
Рисунок 3.4 – Продовження 2
На рисунку 3.5 зображена часова діаграма вхідних даних, на рисунку 3.8 зображена часова діаграма результату роботи операційного пристрою.
/
Рисунок 3.5 – Часова діаграма вхідних даних операційного пристрою
/
Рисунок 3.6 – Часова діаграма вихідних даних вхідного регістра пам’яті
/
Рисунок 3.7 – Часова діаграма вхідних та вихідних даних дешифратора
/
Рисунок 3.8 – Часова діаграма результату роботи операційного пристрою «Дешифратор-регістр зсуву»
ВИСНОВКИ
В першому розділі курсової роботи було розроблено структурну схему операційного пристрою «Дешифратор-регістр зсуву», яка складається з регістру запису інформації, дешифратора та регістру зсуву. З’ясовано, що таке регістри та дешифратори, їх види.
В другому розділі курсової роботи було синтезовано операційний пристрій, який складається з дешифратора та регістрів запису і зсуву інформації. Складено основні функції принципу роботи дешифратора, мінімізовано їх за діаграмами Вейча, побудовано дешифратор на логічних елементах, приведених до базису «АБО-НІ» за законом де Моргана, побудовано вхідний та вихідний регістри на логічних елементах.
Третій розділ даної роботи присвячений комп’ютерному моделюванню операційного пристрою «Дешифратор-регістр зсуву». Розглянуто основні принципи роботи у ППП «Multisim». Для кожної частини операційного пристрою було показано відповідну структурну схему змодельовану у ППП «Multisim». Представлено часову діаграму вхідних даних та функціонування операційного пристрою «Дешифратор-регістр зсуву».
Отже, мета курсової роботи досягнута.
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ
Ю.П. Колонтаєвський «Мікропроцесорна техніка» Харків, 2009.
Пєтух А.М., Войтко В.В. «Прикладна теорія цифрових автоматів.» Вінниця: ВДТУ, 2001.
А.М.Пєтух, Д.Т. Обідник «Елементи, вузли та пристрої ЕОМ» Вінниця: ВНТУ, 2010.
Угрюмов Е. П. «Проектирование елементов и узлов ЭВМ» Москва: Энергоатомиздат, 1991.
Мараховський Л.Ф. Комп’ютерна схемотехніка: Навч. Посібник. – К.: КНЕУ, 2005. – 400с.
Воробйов О.М., Іванченко В.Д. Основи схемотехніки: У двох частинах: Навчальний посібник. - Одеса: ОНАЗ ім. О.С. Попова. - 2004, Ч. 2. - 172с.
Методичні вказівки до виконання курсової роботи з дисципліни „Комп’ютерна схемотехніка та архітектура комп’ютера ” для студентів напряму підготовки 6.050101 – „Комп’ютерні науки” для усіх форм навчання / Уклад. Т. О. Савчук, Л. М. Ваховська. – Вінниця: ВНТУ, 2013. – 49 с.
10.01.2017 12:01-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора