Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Шифратори і дешифратори
Інформація про навчальний заклад
ВУЗ:
Інші
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2024
Тип роботи:
Курсова робота
Предмет:
Комп’ютерна схемотехніка
Частина тексту файла (без зображень, графіків і формул):
ЗМІСТ
Вступ 4
Розділ І Шифратори і дешифратори 5
1. 1 Загальна характеристика дешифраторів 5
1. 2 Лінійні дешифратори на два і чотири виходи 9
1. 3 Прямокутні і пірамідальні дешифратори 11
1. 4 Багатоступеневі дешифратори 13
1. 5 Загальна характеристика шифратора 14
1. 6 Пріоритетний шифратор клавіатури 15
Розділ ІІ Процесор Intel Core I5-5200U 19
2. 1 Історія процесорів Intel Core та їх характеристика 19
2. 2 Intel Core I5-5200U 23
Розділ ІІІ Розрахунок генератора та формувача імпульсів 26
3.1 Огляд схем генераторів імпульсів 26
3.1.1 Розрахунок вибраного генератора імпульсів 27
3.1.2 Моделювання розрахованого генератора імпульсів 28
3.2 Огляд схем формувачів імпульсів 29
3.2.1 Розрахунок вираного формувача імпульсів 30
3.2.2 Моделюваня розрахованого формувача імпульсів 31
Висновок 33
Список використаних джерел 34
ВСТУП
На сьогоднішній день рівень розвитку електронних приладів значною мірою залежить від технологій та елементів цифрової схемотехніки.
Схемотехніка - науково-технічний напрям, що охоплює проблеми проектування і дослідження схем електронних пристроїв радіотехніки та зв'язку, обчислювальної техніки а також інших областей техніки. Основне завдання даного напряму це розробка та удосконалення електронних схем, що забезпечують виконання певних функцій, і розрахунок параметрів елементів, які входять до них.
Система команд (також набір команд) — угода про надані архітектурою засобах програмування, а саме: певних типах даних, інструкцій, системи регістрів, методів адресації, моделей пам'яті, способів обробки переривань і винятків, методів введення і виведення.
Базовими командами є, як правило, такі:
арифметичні, наприклад «складання» і «віднімання»;
бітові, наприклад «логічне і», «логічне або» і «логічне НЕ»;
присвєння даних, наприклад «перемістити», «завантажити», «вивантажити»;
введення-виведення, для обміну даними з зовнішніми пристроями;
керуючі інструкції, наприклад «перехід», «умовний перехід», «виклик підпрограми», «повернення з підпрограми».
РОЗДІЛ І ШИФРАТОРИ І ДЕШИФРАТОРИ
1.1 Загальна характеристика дешифраторів
Дешифратором називається функціональний вузол комп’ютера, призначений для перетворення кожної комбінації вхідного двійкового коду в керуючий сигнал лише на одному із своїх виходів. У загальному випадку дешифратор має n однофазних входів (іноді 2n парафазних) і m=2/ виходів, де n – розрядність (довжина) коду, який дешифрується. Дешифратор з максимально можливим числом виходів m=2n називається повним.
Функціонування повного дешифратора описується системою логічних виразів вигляду:
/ ………………………
де X1,..., Xn – вхідні двійкові змінні; F0, F1,..., Fm-1 – вихідні логічні функ ції, що являють собою мінтерми (конституєнти 1) n змінних. Індекс функції Fi визначає номер обраного виходу і відповідає десятковому еквіваленту вхідного коду. Вихід, на якому з’являється керуючий сигнал, називається активним. Якщо значення сигналу на активному виході відображається лог.1, то на решті пасивних виходів встановлюється лог.0. Двійковий код, який вміщує завжди тільки одну одиницю, а інші – нулі, називається унітарним.
Тому дешифратор є перетворювачем вхідного позиційного коду в унітарний вихідний код.
У дешифраторах в інтегральному виконанні стан активного виходу часто відображається значенням лог.0, а на інших пасивних виходах установлюється лог.1. Функціонування повного дешифратора з інверсними виходами представляється системою виду:
/ ………….………………………………. /
де L0, L1, ... , Lm-1 – вихідні логічні функції, що є макстермами (конституєнти 0) n змінних.
Індекс функції Li визначає номер вибраного виходу і відповідає десятковому еквіваленту вхідного коду. Між двома видами вихідних функцій існує простий зв’язок:/ Дешифратори класифікують за такими ознаками: -способом структурної організації – одноступеневі (лінійні) і багатоступеневі, в -тому числі пірамідальні та прямокутні (матричні); -форматом вхідного коду – двійкові, двійково-десяткові; -розрядністю коду, який дешифрується – 2, 3, ..., n; -формою подачі вхідного коду – з однофазними і парафазними входами; -кількістю виходів – повні й неповні дешифратори; -видом вхідних стробуючих сигналів – в прямому або інверс ному значеннях; -типом використовуваних логічних елементів – І, НЕ, ЧИ, НЕ І, НЕ ЧИ і т.д.
До основних характеристик дешифратора відносять: число ступенів (каскадів) дешифрації, кількість використаних логічних елементів або мікросхем, загальне число входів логічних елементів, час дешифрації і споживану потужність. Умовні графічні позначення дешифраторів на електричних схемах показані на рис.1.1.
/ а б в Рис. 1.1. Умовні графічні позначення дешифратора: а – на функціональних схемах; б, в – на принципіальних схемах
Логічна функція дешифратора позначається буквами DC (de-coder).
Мітки лівого додаткового поля в умовному позначенні відображають десяткові ваги вхідних змінних, а мітки правого додаткового поля відповідають десятковим еквівалентам вхідних комбінацій двійкових змінних. У схему дешифраторів вбудовуються один або два стробуючих (дозволяючих) входи, наприклад, W (рис.1.1, б).
За допомогою сигналу на вході W визначається момент спрацювання дешифратора; крім того, вхід W використовується для нарощування розрядності вхідного коду. На практиці повний дешифратор на n входів і m виходів для стислості називають дешифратором "з n в m" або "n ® m". Наприклад, дешифратор "з 3 у 8" – активізується одна з восьми вихідних ліній. В комп’ютерах дешифратори використовують для виконання таких операцій: дешифрації коду операції, записаного в регістр команд процесора, що забезпечує вибір потрібної мікропрограми; перетворення коду адреси операнда в команді в керуючі сигнали вибору заданої комірки пам’яті в процесі записування або читання інформації; забезпечення візуалізації на зовнішніх пристроях; реалізації логічних операцій та побудови мультиплексорів і демультиплексорів. Використання дешифраторів для дешифрації коду операції і адреси операнда, розташованих в регістрі команд процесора, показано на рис.1.2. Дешифрація коду операції в пристрої керування (ПК) визначає тип машинної команди.
/ Рис. 1.2. Ілюстрація використання дешифраторів
Дешифрація адреси операнда в оперативній пам’яті (ОП) забезпечує доступ до вказаної комірки пам’яті для записування або зчитування даних.
1.2 Лінійні дешифратори на два входи і чотири виходи
У лінійному дешифраторі "з n в m" кожна вихідна функція Fi реалізується повністю окремим n-вхідним логічним елементом при використанні парафазного вхідного коду.
Для лінійного дешифратора зі стробуючим входом W система рівнянь набуває вигляду:
/ Схеми лінійних дешифраторів на основі рівнянь (1.1) и (1.2) показані на рис.1.3. / а б Рис. 1.3. Схеми лінійних дешифраторів на елементах І: а – з парафазними входами; б – з однофазними входами і стробуванням
У схемі, зображеній на рис. 1.3, б використовується однофазний вхідний код, оскільки інверсії змінних утворюються елементами НЕ. Якщо сигнал на стробуючому вході W=0, то робота дешифратора блокується – на всіх виходах установлюються логічні нулі незалежно від значень вхідних змінних. При W=1 дешифратор фун кціонує згідно з табл. 6.1. За даними табл.6.2 записується система логічних функцій в ДКНФ: / Схема лінійного дешифратора з парафазним вхідним кодом та інверсними виходами, побудована згідно з рівнянням (1.3) на елементах ЧИ, показана на рис. 1.4, а.
Для лінійного дешифратора із стробуючим W входом система керування (6.3) набуває вигляду: / (1.4)
Схема лінійного дешифратора на основі рівнянь (1.4) показана на рис.1.4, б.
/ а б Рис. 1.4. Схема лінійних дешифраторів на елементах ЧИ: а – з парафазними входами; б – з однофазними входами і стробуванням
Тут використовується однофазний вхідний код, оскільки інверсії змінних утворюються елементами НЕ. Якщо сигнал на стробуючому вході W=1, то робота дешифратора блокується – на всіх виходах встановлюються лог. 1 незалежно від значень вхідних змінних.
1.3 Прямокутні і пірамідальні дешифратори
У пірамідальному дешифраторі число ступенів на одиницю менше розрядності вхідного коду, тобто K=n–1. В усіх ступенях використовуються тільки двовходові логічні елементи. На першому ступені використовуються лінійні дешифратори на два входи і чотири виходи. Число логічних елементів у кожному ступені дорівнює Mi=2i+1, де i=1, 2, ..., k. Це означає, що кожен подальший ступінь має в два рази більше елементів, ніж попередній. Вихід елемен та i-го ступеня підключається до входів тільки двох елементів (i+1)-го ступеня. Пірамідальна структура для реалізації повного дешифратора "з 3 в 8" описується системою мінтермів виду: /
Схема пірамідального дешифратора з парафазним вхідним кодом на три входи і вісім виходів показана на рис.1.5.
На першому ступені дешифруються змінні X2 і X1, на другому ступені добавляється розряд X3. При більшому числі розрядів дешифрованого коду, наприклад, n>10, дешифратор в n/4 економічніше лінійного.
/ Рис. 1.5. Схема пірамідального дешифратора на три входи і вісім виходів
Основним недоліком пірамідального дешифратора є велике число ступенів, що суттєво збільшує час дешифрації коду.
Прямокутний дешифратор будується за двоступеневою схемою. При цьому вхідний код розбивається на дві групи по n/2 розрядів при парному n; при непарній розрядності групи вміщують нерівне число змінних. Дві групи змінних декодуються на першому ступені двома повними лінійними (можливо і пірамідальними) дешифраторами, а на другому ступені формуються вихідні функції. Умовно вважають, що один з дешифраторів першого ступеня формує адреси рядків матриці, а другий – адреси стовпчиків матриці. На перетині ліній рядків і стовпчиків підключається m=2n двовходових схем збігу, які утворюють другий, вихідний ступінь дешифратора.
При парному n матриця вентилів квадратна, при непарному n – прямокутна. Тому такі дешифратори називаються матричними або прямокутними. Запишемо систему вихідних функцій повного дешифратора "з 4 в 16" у вигляді таких скорочених значень:
/ (1.5) де введені дворозрядні функції / і / які реалізуються дешифраторами рядків і стовпчиків відповідно: / (1.6) Схема прямокутного дешифратора на основі рівнянь (1.5) і (1.6) показана на рис.1.6.
/ Рис. 1.6. Схема прямокутного дешифратора При великому числі розрядів прямокутний дешифратор майже у n/2 рази економічніший лінійного і у два рази – пірамідального.
1.5 Багатоступеневі дешифратори
Принцип побудови багатоступеневих дешифраторів полягає у послідовному розбитті вхідного багаторозрядного коду до отримання у кожній групі двох - трьох розрядів. Як приклад на рис. 1.7 показано розбиття коду, який дешифрується для n=10 и n=13. Після цього багатоступенева схема дешифратора зображується у вигляді з’єднання ряду лінійних схем.
/ Рис. 1.7. Розбиття вхідного коду, який дешифрується на групи: а – при n=10; б – при n=13
Під каскадуванням (нарощуванням) розуміють спосіб з’єднання дешифраторів у вигляді мікросхем середнього ступеня інтеграції для одержання більшої розрядності вхідного коду. З’єднання двох трирозрядних дешифраторів типу K555ІД3 для декодування чотирирозрядного коду показано на рис. 4.8. Вхідні змінні X1, X2 і X3 подаються паралельно на входи обох дешифраторів: змінна X4 подається безпосередньо на вхід стробування / першого дешифратора, через інвертор – на вхід стробування другого дешифратора. Ця каскадна схема працює так. Якщо значення старшого розряду вхідного коду X4 = 0, то в роботу включається перший дешифратор з інверс ними вісьмома виходами L0,..., L7, при цьому другий дешифратор блокований (вимкнений) і на його виходах L8,..., L15 встановлюються високі рівні. При X4=1 блокується перший дешифратор і включається в роботу друга мікросхема. Таким чином, через наявність стробуючого входу два трирозрядних дешифратори утворюють схему дешифрації чотирирозрядного коду.
1.6 Загальна характеристика шифратора
Шифратором називається функціональний вузол комп’ютера, призначений для перетворення вхідного m-розрядного унітарного коду у вихідний n-розрядний двійковий позиційний код. Двійкові шифратори виконують функцію, обернену функції дешифратора. При активізації однієї з вхідних ліній дешифратора на його виходах формується код, який відображає номер активного входу. Повний двійковий шифратор має m=2/входів і n виходів. Умовні графічні позначення шифраторів на схемах показані на рис. 1.1. Функція шифратора позначається буквами CD (coder). Входи шифратора нумеруються послідовними десятковими цифрами 0, 1, ..., m–1, а позначки виходів відображають ваги вихідних двійкових змінних 1, ..., 2/.
Рис. 1.1. Умовні графічні позначення шифратора: а – на функціональних схемах; б – на принципових схемах
У цифрових пристроях шифратори використовуються для таких операцій: перетворення унітарного вхідного коду у вихідний двійковий позиційний код; введення десяткових даних з клавіатури; показання старшої одиниці в слові; передачі інформації між різними пристроями при обмеженому числі ліній зв’язку.
1.7 Пріоритетний шифратор клавіатури
Одне з основних застосувань шифратора – введення даних з клавіатури, наприклад, десяткових цифр. Натискання клавіші з десятковою цифрою 0, 1, ..., 9 мають приводити до передачі в цифровий пристрій двійково-десяткового коду цієї цифри. Для цього використовується неповний шифратор “з 10 в 4”. Шифратори, які при одночасному натисканні декількох клавіш виробляють код тільки старшої цифри, називаються пріоритетними. Пріоритетні шифратори, які призначені для пошуку старшої (лівої) одиниці в слові та формування на виході двійкового номера шуканого розряду, називаються покажчиками старшої одиниці. Їх застосовують у пристроях нормалізації чисел з плаваючою крапкою, в системах з пріоритетним обслуговуванням запитів на переривання роботи комп’ютера. Логіка роботи пріоритетного шифратора на вісім входів наведена в табл.7.1, де прийняті такі позначення: / вхідні інверсні сигнали, записані в порядку зростання пріоритету: /– найнижчий, /– найвищий; /– вихідний інверсний позиційний код; /– сигнал стробування; / – функція, яка вказує на надходження вхідного сигналу; /– функція, яка вказує на відсутність вхідних сигналів
Із табл. 1.1 отримуємо вирази для вихідного коду шифратора /і функцій / та /, які відповідно визначають відсутність інформаційних сигналів на всіх виходах та наявність сигналу хоч би на одному вході. Для спрощення виразів використовуємо тотожність та закони де Моргана:
/ На основі цих виразів побудована (рис. 1.2) схема пріоритет ного шифратора “8 → 3”.
/ Рис. 7.2. Схема пріоритетного шифратора “8 → 3”
При /=1 робота схеми блокується і незалежно від сигналів на входах маємо на інверсних виходах: /= 111, // Якщо, наприклад, / і /, то схема формує на виходах код номера входу із старшим пріоритетом: /= 001 або в прямому коді /= 1102 = 610. Активний стан виходу відображається значеннями функцій / і /, які передаються в процесор, а також використовуються при каскадуванні шифраторів. Схема, зображена на рис. 1.2, є аналогом шифратора К555ИВ1.
РОЗДІЛ ІІ ПРОЦЕСОР INTEL CORE I5-5200U
2.1 Історія процесорів Intel Core та їх порівняння
Intel Core — це назва для лінійки процесорів Intel, започаткованих чипом з ядром Yonah, представленого 5 січня 2006 року. Він призначений для заміни торгової марки Pentium, що вживалась Intel у процесорах кількох архітектурних поколінь ще з 1993 року. Ця назва є частиною операції з ребрендингу, запущеної Intel у січні 2006 року; наступне покоління настільних і мобільних процесорів після Intel Core отримало назву Intel Core 2, яка замінила торгову марку Pentium.
У сучасних процесорах Intel непросто розібратися навіть фахівцеві: випускається безліч різноманітних моделей, а їх назви ніби спеціально покликані заплутати покупця. І якщо про серії Intel Core і Intel Core 2 за майже п'ять років з моменту їх появи написано предостатньо, то про чіпах трьох новітніх сімейств Core i3, i5 і i7 практично немає систематизованої інформації, адресованої споживачеві, а не експерту.
У чому ж полягають особливості архітектури нових процесорів, відмінності від попередників? Нарешті, чим вони краще ще цілком актуальних Core 2 Duo і Quad? Про це ми і поговоримо в нашому огляді, який складатиметься з двох частин: першої, загальнотехнічної, і другий, присвяченій специфіці кожної з трьох серій.
Характеристики процесорів. Всі процесори сімейства "i" побудовані на основі новітньої мікроархітектури Nehalem, що прийшла на зміну Core наприкінці 2008 року. Архітектура, названа на честь одного з індіанських племен, є еволюційним розвитком Intel Core і відрізняється від неї кількома принциповими нововведеннями: розміщенням всіх ядер на одному кристалі, вбудованим двох-або трьохканальним контролером оперативної пам'яті DDR3, системними шинами QPI або DMI, що замінили FSB, кеш -пам'яттю третього рівня, загальною для всіх ядер, а також можливістю вбудовування в чіп графічного ядра.
Рисунок 2.1 Порівняння процесорів
У процесорах Nehalem вперше реалізований набір інструкцій SSE 4.2, їх енергоспоживання на 30% менше аналогів процесорыв Core при порівнянній продуктивності. Крім того, в нові чіпи повернулася технологія Hyper-Threading, що дозволяє представити одне фізичне ядро як два віртуальних. Перші Nehalem випускалися за 45-нанометровій технології, а в 2010 році почався поступовий перехід на 32-нанометровий техпроцес. Для установки процесорів Intel потрібно системна плата з роз'ємами LGA1156 або LGA1366.
На базі архітектури Nehalem в даний час випускається чотири типи десктопних процесорів, відомих під кодовими назвами Bloomfield, Clarkdale, Gulftown і Lynnfield. З них Clarkdale - двоядерні і випускаються по 32-нм технології, Bloomfield і Lynnfield - чотирьохядерні і виробляються по 45-нм техпроцесу, а Gulftown - 32-нм шестиядерних чіпи. Основна маса двоядерних процесорів i3 і i5 - це Clarkdale, чотирьохядерні i5 - це Lynnfield, чотирьохядерні процесори i7 - це Bloomfield і Lynnfield, а шестиядерний i7 (він поки один, це 980X) - Gulftown.
У чому полягає різниця між чотирьохядерними Bloomfield і Lynnfield? Перш за все, в Bloomfield вбудований трьохканальний контролер пам'яті, а в Lynnfield - двоканальний, що відчутно позначається на ціні. У процесорі Bloomfield реалізована високошвидкісна системна шина QPI (25,6 Гб/с), яка використовується для зв'язку з північним мостом, що забезпечує роботу інтерфейсу PCI Express 2.0, до якого підключаються графічні прискорювачі. У Lynnfield застосовується шина DMI (2 Гб/с), а контролер графічної шини PCI Express 2.0 вбудований в сам процесор, що усуває принципову необхідність в північному мосту і дозволяє застосувати одночіповий набір системної логіки - це і було зроблено в чіпсеті Intel P55 Express. Нарешті, чіпи Lynnfield розраховані на установку в "масовий" роз'єм LGA1156, а Bloomfield - в сокет LGA1366, зарезервований для топових систем.
До речі, про чіпсет Intel P55 Express: цей набір системної логіки був спроектований спеціально для Lynnfield, тоді ж з'явився і процесорний роз'єм LGA1156. Материнські плати на P55 без проблем працюють і з двоядерними процесорами Intel Core i3/i5 (Clarkdale), але є один нюанс: цей чіпсет не підтримує вбудоване в процесор графічне ядро (про нього - трохи нижче), тобто в будь-якому випадку доведеться користуватися дискретним відеоприскорювачем. З вбудованим графічним ядром працюють чіпсети H57, H55 і Q57, представлені одночасно з процесорами Intel Clarksdale.
Двоядерні процесори Intel Core i3 і i5, чотирьохядерні і шестиядерні Core i5 і i7 відрізняються від попередників насамперед тим, що у них, як і у чіпів AMD, є вбудовані контролери оперативної пам'яті DDR3 і зовнішня шина, що працює на швидкості 133 МГц. Для порівняння, Сore 2 Duo (сокет LGA775) сумісні як з пам'яттю DDR3, так і з DDR2, оскільки там контролер пам'яті реалізований на рівні системної логіки.
Крім того, двоядерні процесори Core i3 і i5 мають вбудовані в чіп графічні прискорювачі GMA HD. Їхні можливості можна коротко охарактеризувати так: якщо ви просто хочете дивитися HD-відео, і вас не цікавлять найсвіжіші тривимірні комп'ютерні ігри, то продуктивності вбудованого в процесор графічного ядра буде цілком достатньо. За оцінками експертів, GMA HD трохи швидше вбудованих в чіпсети графічних ядер Intel GMA попередніх поколінь.
Ядро GMA HD забезпечує одночасне декодування двох потоків HD-відео (наприклад, для режимів "картинка-в-картинці" або "картинка-и-картинка") і одночасну передачу їх на різні цифрові виходи. Підтримується 36-бітова глибина кольору і розширений колірний простір xvYCC, передбачена можливість передачі звукових потоків Dolby True HD і DTS-HD Master Audio. Заявлена підтримка програмних інтерфейсів DirectX 10 (Shader Model 3.0) і Open GL 2.1. Під кадровий буфер може виділятися до 1,7 Гб (!) системної пам'яті. Графіка повністю сумісна з універсальним цифровим інтерфейсом HDMI 1.3.
Всі процесори Core i3 і i5, за винятком i5 750, побудовані на основі архітектури Clarkdale і всі вони, включаючи i5 750, оснащені вбудованим північним мостом і безпосередньо керують сполуками PCI Express. Процесори підключаються до південного мосту, який відповідає за менш швидкісні лінії, включаючи звук і SATA, за допомогою шини Direct Media Interface (DMI), що працює на швидкості 2 Гб/с.
Чіпи Intel Core i3 і i5 шестисотий серії - це двоядерні процесори з 4 Мб кеш-пам'яті третього рівня. Кристали виробляються по 32-нанометровій технології, що означає, що вони "прохолодні" і енергоефективні. Всі ці моделі сумісні з наборами системної логіки Intel H57, H55 або Q57.1
У Intel є й один дивний виріб на базі архітектури Nehalem - Pentium G6950. Незважаючи на назву з далекого минулого, це урізана версія чіпів серії i3 на основі Clarkdale: у них всього 32 Кб кеш-пам'яті L1 і 3 Мб L2. Можливо, перед нами просто відбраковані "трійки", які дуже не хочеться відправляти в утиль.
2.2 Іntel Core i5-5200U
Intel Core i5-5200U - двоядерний низьковольтний процесор, заснований на архітектурі Broadwell і з'явився в січні 2015 року. Він проводиться на 14-нм техпроцесу з використанням транзисторів FinFET і призначений для ультрабуків і субноутбуков. Підтримується Hyper-Threading, а робочі частоти коливаються від 2.2 ГГц (базова) до 2.5 (Turbo, 2 активні ядра) або 2.7 ГГц (Turbo, 1 активне ядро). Також в процесор вбудована графіка HD Graphics 5500 і контролер пам'яті DDR3L-1600.
Головні відмінності від Core i5-5250U - підвищена базова частота і помітно більш повільний графічний прискорювач
Broadwell є покращеною версією архітектури Haswell, перекладеної на 14-нм техпроцес з використанням тривимірних транзисторів FinFET. Він не тільки поліпшив енергоефективність, а й дозволив значно зменшити площу чіпа, давши можливість створювати більш тонкі і компактні пристрої на його основі.
Інші поліпшення включають покращений провісник переходів, збільшені на 50% буфери і підвищити принаймні на 5% продуктивність на такт, а також нові набори інструкцій, призначені для прискорення пов'язаних з шифруванням завдань.
Завдяки покращеній архітектурі, Core i5-5200U на 5-15% (залежно від програми) швидше Core i5-4200U (Haswell, 15 Вт) - його продуктивність відповідає рівню Core i5-4300U (Haswell, 15 Вт). Її вистачить на більшість ресурсномістких додатків, але, як і всі низьковольтні процесори, для тривалих навантажень i5-5200U підходить погано.
Вбудований графічний прискорювач HD Graphics 5500 включає 24 виконавчих блоки, що працюють на частоті від 300 до 900 МГц. Як і ядра процесора, графічна архітектура Broadwell була поліпшена і пропонує підвищену продуктивність на такт. HD Graphics 5500 могутніше HD 5000 (40 блоків) і HD 4400 (20 блоків) в 15-ватних процесорах Haswell-U, але сучасні (2014-15 рр.) Гри все одно підуть тільки на низьких налаштуваннях і роздільній здатності.
Підтримується DirectX 11.2, OpenCL 1.3 / 2.0 і OpenGL 4.3. Список сумісних відеовиходів включає DisplayPort 1.2 і HDMI 1.4a (але не 2.0).
Розрахунковий теплопакет (TDP) Core i5-5200U становить 15 Вт і включає вбудовану графіку, контролер пам'яті, регулятори напруги і чіпсет. Тому даний процесор буде вбудовуватися в компактні ультрабуки і планшети-трансформери з діагоналлю екрану від 11 дюймів. У виробників такожможливість скоротити TDP наполовину, що значно зменшить енергоспоживання, але негативно відіб'ється на швидкодії.
РОЗДІЛ ІІІ РОЗРАХУНОК ГЕНЕРАТОРА ТА ФОРМУВАЧА ІМПУЛЬСІВ
3.1 Огляд схем генераторів імпульсів
Генератор імпульсів призначений для настроювання й випробування імпульсних схем, різних перерахункових пристроїв, підсилювачів й інших цілей. Генератор являє собою джерело прямокутних імпульсів обох полярностей із крутими фронтами й плоскою вершиною змінюваних по тривалості, частоті проходження й амплітуді.
В залежності від серії інтегральних мікросхем, які використовуються для побудови, генератори можуть бути побудовані на КМОН логіці, ТТЛ логіці, операційних підсилювачах та аналогових мікросхемах.
Генератори на КМОН логіці по принципу побудови нічим не відрізняються від генераторів на ТТЛ логіці, але зважаючи на мале енергоспоживання КМОН мікросхемами і набагато менших робочих струмів (зокрема вхідних) відмінності все ж є. Насамперед, для генераторів КМОН логіки характерні великі величини запам’ятовуючих резисторів (десятки і сотні кОм на відміну від сотень Ом для ТТЛ) і малі ємності конденсаторів.
Завдання: Розрахувати генератор імпульсів на логічних елементах з частотою
09.04.2017 22:04-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора