Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Інші
Інститут:
Не вказано
Факультет:
ЗІ
Кафедра:
Не вказано
Інформація про роботу
Рік:
2024
Тип роботи:
Інші
Предмет:
Мікропроцесори
Частина тексту файла (без зображень, графіків і формул):
ЗМІСТ
Вступ
РОЗДІЛ 1. Функціонування мікрокомп’ютерів з шинною організацією
1.1 Допоміжні мікросхеми
1.2 Системні локальні шини
РОЗДІЛ 2. Структура пам’яті
.1 Організація пам’яті
.2 FPM
.3 EDO
.4 BEDO
РОЗДІЛ 3. Продуктивність системи
.1 Мікропроцесор
.2 Базова система введення-виведення
.3 Режими роботи процесора I80286
РОЗДІЛ 4. Програмна модель процесора
.1 Регістри процесора
.2 Умови програмування
Висновок
Список використаної літератури
Додаток
ВСТУП
Мікропроцесор 80286 є вдосконаленою версією мікропроцесора 8086, який був розроблений для багатокористувацького і мультизадачного операційного середовища. Мікропроцесор 80286 здатний адресувати до 16 Мбайт фізичної пам'яті і 1 Гбайту віртуальної пам'яті за рахунок використання системи управління пам'яттю. Даний процесор знайшов застосування в перших персональних комп'ютерах АТ. Мікропроцесор 80286, по суті і в основному, є аналогом мікропроцесора 8086, який щоправда оптимізований для виконання команд за менше число періодів тактової частоти. Він, безумовно, є вдосконаленою версією процесора 8086, оскільки містить блок управління пам'яттю і має декілька розширену систему команд. Успіхи нової технології призвели до широкого поширення персональних комп'ютерів, що дозволяють вирішувати задачі, що вимагають дуже великих обчислень. В даний час процесор 80286 більше не використовується в персональних комп'ютерних системах, але іноді знаходить застосування в системах управління як вбудований контроллер.
Процесори i286 розроблялися паралельно з процесорами Intel 80186/80188, проте в ньому відсутні деякі модулі, що були в процесорі Intel 80186. Процесор i286, випускався в точно такому ж корпусі як і i80186 - LCC, а також у корпусах типу PGA з 68 виводами. У новому процесорі було збільшено кількість регістрів, додані нові інструкції, доданий новий режим роботи процесора - захищений режим. Процесор мав 6 байтову чергу (як і Intel 8086). Шини адреси і даних тепер не мультиплексуються (тобто, адреси і дані передаються по різних ніжкам). Шина адреси збільшена до 24 біт, таким чином обсяг ОЗУ може становити 16 Мбайт. Для більш швидкого виконання операцій над числами з плаваючою комою необхідний математичний співпроцесор Intel 80287.
У цій роботі будуть розглянуті основні дані і порівняльні характеристики на прикладі самої ранньої моделі комп'ютера-на окремих логічних ІМС і деяких БІС, без застосування мікросхем надвисокого ступеня інтеграції і спеціальних ПЛІС і ПЛМ, на основі яких створюються комп'ютери сьогодні. Розглядається центральний процесор з найнижчою тактовою частотою для 80286 чіпів-6 Мгц.
/
Рисунок 1 (Процесор Intel 80286)
РОЗДІЛ 1 ФУНКЦІОНУВАННЯ КОМП’ЮТЕРІВ З ШИННОЮ ОРГАНІЗАЦІЄЮ
Шини мікрокомп'ютера утворює група ліній передачі сигналів з адресною інформацією, даних, а також керуючих сигналів. Фактично її можна розділити на три частини: адресну шину, шину даних і шину керуючих сигналів.
Рівні цих сигналів у даний момент часу визначають стан системи в цей момент.
Синхрогенератор генерує тактовий сигнал CLK для синхронізації внутрішнього функціонування процесора і інших мікросхем. Сигнал RESET виробляє скидання процесора в початковий стан. Сигнал-READY також формується за допомогою синхрогенератора. Він призначений для подовження циклів при роботі з повільними периферійними пристроями.
На адресну шину, що складається з 24 ліній, мікропроцесор виставляє адресу байта або слова, який буде пересилатися по шині даних у процесор або з нього. Крім того, шина адреси використовується мікропроцесором для вказівки адрес периферійних портів, з якими проводиться обмін даними.
Шина даних складається з 16 ліній. по яких можлива передача як окремих байтів так і багатобайтових слів. При пересиланні байтів можлива передача і по старших 8 лініях, і по молодшим. Шина даних двунаправлена, так як передача байтів і слів може здійснюватися як в мікропроцесор, так і з нього.
Шина управління формується сигналами, які надходять безпосередньо від мікропроцесора, сигналами від шинного контролера, а також сигналами, що йдуть до мікропроцесора від інших мікросхем і периферійних адаптерів.
Мікропроцесор використовує шинний контролер для формування керуючих сигналів, що визначають перенесення даних по шині. Він виставляє три сигнали -SO,-SI, M /-IO, які визначають тип циклу шини (підтвердження переривання, читання порту введення/виводу, зупинка, читання пам'яті, запис в пам'ять). На підставі значень цих сигналів шинний контролер формує керуючі сигнали, контролюючі динаміку даного типу шини.
Для того, щоб зрозуміти динаміку роботи, розберемо, яким чином здійснюється процесором читання слів з оперативної пам'яті. Це відбувається протягом 4 тактів CLK, або 2 станів процесора (тобто кожний стан процесора триває 2 такти синхросигналу CLK). Під час першого стану, позначуваного, як Т 4s 0, процесор виставляє на адресну шину значення адреси, за якою буде читатися слово. Крім того, він формує на шині спільно з шинним контролером відповідні значення керуючих сигналів. Ці сигнали та адреса обробляються схемою управління пам'яттю, в результаті чого, починаючи з середини другого стану процесора Т 4s 0 (тобто на початку четвертого такту CLK), на шині даних з'являється значення вмісту відповідного слова з оперативної пам'яті. І нарешті, процесор зчитує значення цього слова з шини даних. На цьому перенос (копіювання) значення слова з пам'яті в процесор закінчується.
Таким чином, якщо частота кварцового генератора, що визначає частоту CLK, дорівнює 20 МГц, то максимальна пропускна здатність шини даних дорівнює (20/4) мільйонів слів в секунду, або 10 В/сек. Реальна пропускна здатність істотно нижче.
1.1 ДОПОМІЖНІ МІКРОСХЕМИ
Для отримання стабільної певної частоти на системній платі можуть знаходитися 1 або 2 кварцових асоцілятора. Підвищувати частоту тактових імпульсів можна лише до певної межі, фіксованого для кожної моделі мікропроцесора. Для багатьох мікропроцесорів існує і нижній рівень обмеження на тактову частоту.
Справа в тому, що окремі вузли мікропроцесора можуть бути побудовані за принципом динамічної пам'яті, і вимагати постійної регенерації. Вихідний сигнал основного кварцового генератора заздалегідь діляться на 2 і позначається як CLK2IN. Тактовий сигнал для шини ISA звичайно дорівнює 8 МГц. Він звичайно позначається як ATCLK або BBVSCLK. При перемиканні кнопки Turbo той чи інший тактовий сигнал підключається до відповідного входу мікропроцесора. Системна шина може тактуватися або сигналом CLK2IN, або CLK2IN / 2, або ATCLK. Для каналів DMA на системній платі використовується ще один сигнал SCLK залежний від CLK2IN і від ATCLK. Для годинника реального часу на системній платі використовується окремий кварц 32768 Кбіт.
У перших IBM PC використовувалася мікросхема Intel 8259 (I8259) яка мала 8 входів для сигналів переривань. Контролер програмується на встановлення пріоритетів переривань, найвищий пріоритет має лінії IRQ0, найменший IRQ7. Значить в IBM PC/AT кількість ліній переривань збільшено до 15 шляхом каскадного включення двох мікросхем I8259 при якому вихід другого контролера підключався до входу IRQ2 першого. Таким чином, лінії IRQ8-IRQ15 мають пріоритет нижче, ніж IRQ1, але вище ніж.
У IBM PC / XT для організації прямого доступу до пам'яті використовувалася одна 4 контактна мікросхема I8237. Канал 0 якій призначений для регенерації динамічної пам'яті. Канали 2 і 3 призначені для управління високошвидкісною передачею даних між дисководів системних дисків вінчестерів і операційної пам'яттю. Тільки канал 1 DMA був доступний для додаткового обладнання. IBM PC/AT має вже 7 каналів прямого доступу до пам'яті. У перших комп'ютерах це досягалося каскадним включенням двох мікросхем I8237. Так як прямий обмін даними між операційною пам'яттю і периферійними пристроями має істотне обмеження, в тому числі і по швидкості то PC/AT задіяний тільки канал 2 для обміну з приводом гнучкого диска. Для перших 4 каналів з 0 по 3 передача даних здійснюється побайтно. Для каналів 5-7 16 розрядними словами.
Сучасний PC вже не використовує окремі чіпи контролерів 8259 і 8237. Їх функції реалізовані в НВІС системних і периферійних контролерів. На системних платах замість великої кількості мікросхем середнього ступеня інтеграції MSI замінено на декілька від 1 до 4 НВІС (VLSI). Такі VLSI називають набором мікросхем або chipset. Вони займають менше місця, споживають менший струм, мають більш високу надійність. Наприклад, набір Triton (8243 0FX) фірми Intel підтримує спеціалізацію локальної шини PCI, синхронну (конвеєрну) і асинхронну кеш пам'ять, а також EDO і FPMDRAM. Він має також вбудований контроллер Enhanced IDE пристроїв. У більшість наборів різних фірм тим або іншим чином входить периферійний контролер, наприклад мікросхема 82С206 або їй подібна, функціонально містить 2 контролера переривань типу 8259, 2 контролера прямого доступу до пам'яті типу 8237, таймер типу 8254, годинник реального часу і більше 100 байт CMOS RAM для зберігання системної конфігурації.
Таймери, реалізовані раніше на мікросхемі I8254 і годинник реального часу MC146818A. В залежності від типу процесора на системній платі можуть розташовуватися контролери шини і пам'яті, системний і периферійний контролери, кеш контролер, а також буфера для даних і адрес.пристрої використовуються як плати розширення для модулів пам'яті модемів, SCSI адаптерів, мережевих карт, звукових карт, вінчестерів, флеш пам'яті. Роз'єм PCMCIA розміщується в стандартному відсіку з форм фактором 3,5 або 5,25 дюйма. Перша версія стандарту підтримувала всі шини пам'яті, включаючи: DRAM (SRAM, PSRAM, ROM, PROM, UVEPROM, EEPROM, FLASH).
У другій версії специфікації стандарту з'явилися: підтримка пристроїв введення виведення, додатковий сервіс для модулів флеш пам'яті, підтримка модулів з подвійною напругою живлення і XIP механізм.механізм забезпечує виконання програм безпосередньо в просторімодуля пам'яті, економлячи тим самим системну пам'ять комп'ютера. Разом з другою версією асоціація PCMCIA розробила нову специфікацію SSIS, яка встановлює стандартний набір системних приводів для роботи з PCMCIA модулів. SSIS виконана у вигляді BIOS, що дозволяє зберегти незалежність апаратних засобів, гарантуючи при цьому програмну сумісність. Пізніше був запропонований більш високий рівень програмних операцій в PCMCIA модулях Card Services. Нова версія специфікації дозволяє називати PCMCIA модулі просто PC Cards.
Стандарт PCMCIA для зв'язку між PC Card і відповідним пристроєм адаптера або портом комп'ютера визначає 68 контактний механічний з'єднувач. 16 розрядів на ньому виділені під дані, 26 розрядів під адреса, що дозволяє безпосередньо адресувати 64 Мбайт пам'яті. Хоча деякі вивідні контакти призначені для сигналів необхідних при роботі з пам'яттю, ці ж контакти можуть використовуватися і для сигналів розрахованих на роботу з пристроями введення виводу. Для цього необхідна переконфігурація висновків.
На стороні модуля PC Card розташований роз'єм розетка, а на стороні комп'ютера з'єднувач виделка, крім того, стандарт визначає 3 різних довжини контактів з'єднувачів вилки, тому підключення і відключення PC Card може відбуватися при працюючому комп'ютері, то для цього треба, щоб на модуль спочатку подалося напруга живлення, а вже потім напруга сигнальних ліній, відповідні контакти яких виконані більш довгими.
Друга версія PCMCIA визначає тільки 3 типи габаритних розмірів для PC Card: тип 1, тип 2 і тип 3. Два перших типи обмежують розміри PC Card до 54мм в ширину і 85,6 мм в довжину. PCMCIA модулі першого типу мають товщину 3,3 мм, другого типу 5мм в середині і 3,3 мм по краях. PC Card третього типу мають товщину 10,5 мм, для них необхідні слоти подвійної висоти, товщина по краях 3,3 мм. У таких модулях розміщують 1,3 дюймові вінчестери. У додавання до другої версії стандарту представляють
збільшення довжини 1 і 2 типу до 5,73 дюйма. Ця конструкція використовується для модулів модемів, на яких встановлюється роз'єм RJ-11. Крім габаритних розмірів стандарт наказує розміщення перемикача захисту запису внутрішнього джерела струму, марки виробника.
1.2 СИСТЕМНІ ЛОКАЛЬНІ ШИНИ
Передачею інформації по шині керує один з підключених до неї пристроїв або спеціально виділений для цього вузол званий арбітром шини. Системна шина IBM PC і PC/XT була призначена для одночасної передачі тільки 8 біт інформації, вона мала 20 адресних ліній (адресний простір 1Мбайт), для роботи з зовнішніми пристроями в цій шині малися 4 лінії адресних переривань і 4 лінії запитів прямого доступу до пам'яті . Для підключень плат розширення використовувалися 62 контактні роз'єми. Системною шиною мікропроцесор синхронізувався від одного тактового генератора з частотою 4,77 МГц. Теоретична швидкість передачі могла досягати 4,5 Мбайт в секунду.8-ми або 16-ти розрядна шина введення/виведення IBM PC-сумісних комп'ютерів. Використовується для підключення плат розширення стандарту ISA. Конструктивно виконується у вигляді 62-х або 98-контактного розніму на материнській платі.
Шина ISA протягом багатьох років була стандартом в області PC-комп'ютерів. Вона є однією з перших в сімействі шин, але використовується досі. Це пов'язано з тим, що для багатьох пристроїв, зокрема миші, клавіатури, модемів, ручних сканерів, дисководів та ін., швидкодія цієї шини більш, ніж достатня. В певний час, коли частота ISA перевищила 8 МГц, були намагання відділити шину ISA від шини процесора, яка була тоді основною. Раніше вони працювали на одній частоті. В подальшому, щоб шини не розділяти, був розроблений розширений варіант шини ISA з новою назвою - VESA Local Bus (чи VL-Bus). Так був зроблений поворот до архітектури локальних шин.
Фірма «Intel» сумісно з «Microsoft» розробили стратегію поступової відмови від шини ISA (згідно з специфікацєю РС98 і РС99). Згідно з специфікацією РС99, надалі в комп'ютері повинні використовуватись тільки дві шини, а саме - PCI та AGP. Але, враховуючи великий парк ПК з шиною ISA і високу вартість модернізації комп'ютерів, 16-розрядна шина ISA буде використовуватись ще не один рік. 16-розрядну шину ISA інколи називають AT BUS. Її слот складається з двох частин, одна з яких у точності відповідає слоту 8-розрядної шини ISA, а на контакти другої частини виведені лінії для додаткових адрес введення/виведення, переривань та каналів DMA (Direct Memory Access). Тому короткі 8-розрядні карти можна встановити в 16-розрядний слот.
Додатковий слот має 36 контактів. Призначення контактів 16-розрядної шини ISA приведено в багатьох літературних джерелах, зокрема.
Передача байта даних по шині ISA проходить наступним чином. На адресній шині виставляється адреса комірки RAM чи порту пристрою введення-виведення, у котрий необхідно передати байт. Потім на шину даних виставляється байт даних, і по одній з ліній шини керування передається сигнал запису WR, який є стробом. Контроль запису не проводиться, тому тактова частота шини ISA вибрана такою, що дорівнює 8,33 МГц. Це зроблено з метою, щоб навіть найповільніші пристрої встигали проводити обмін даними чи командами по шині.
Основним недоліком шини ISA є те, що вже при частоті процесорів i386 та i486 дані не можуть передаватися по шині з тією ж швидкістю, з якою їх обробляє процесор. Тому в очікуванні даних він вимушений простоювати. Це стало причиною появи нових стандартів.
Шина ISA розроблялася для можливостей мікропроцесора Intel 286. Вона мала 36 контактний роз'єм для плати розширення, 16 ліній даних і 24 адресних лінії. Тому існувала можливість звертатися на пряму до 16 Мбайт пам'яті. Ліній апаратних переривань 15, каналів DMA 7. Вона повністю включала в себе можливості 8 розрядної шини. Системні плати з шиною ISA допускали можливість синхронізації роботи самої шини і мікропроцесора різними тактовими частотами, що дозволяло пристроям на платах розширення працювати повільніше, ніж мікропроцесор. Це стало актуальним, коли тактова частота мікропроцесора перевищила 10-12 МГц. Шина стала працювати асинхронно з процесором на частоті 8 Мгц. Теоретична максимальна швидкість передачі 16 Мбайт в секунду.(англ. Extended Industry Standard Architecture) - шина для IBM-сумісних комп'ютерів. Була анонсована в кінці 1988 групою виробників IBM-сумісних комп'ютерів у відповідь на введення фірмою IBM закритою шини MCA в комп'ютерах серії PS/2.розширює поширену шину ISA до 32 розрядів і дозволяє підключати до шини більше одного ЦПУ. Адресний простір, у порівнянні з ISA, збільшено до 4 ГБ. Крім того, шина підтримує bus mastering. EISA є надбезліччю ISA, тому, на відміну від MCA, до неї можна підключати старі плати, призначені для роботи з 8 - і 16 - розрядними версіями ISA: мається як електрична, так і механічна сумісність.
Хоча шина EISA менш досконала, ніж MCA, вона була прийнята багатьма виробниками, так як шина MCA була закритою і всі права на неї належали IBM. Зрештою, навіть компанія IBM випустила кілька машин, які використовували шину EISA. Використання шини EISA було дорогим (хоча й дешевше MCA), так що EISA не одержала поширення в персональних комп'ютерах. Однак, вона набула поширення в серверах, так як була пристосована для задач, що вимагають великої пропускної здатності шини (наприклад, обмін з НЖМД і робота в мережі). Більшість випущених EISA карт були або контролерами шини SCSI або мережевими контролерами. EISA знайшла застосування в деяких комп'ютерах, що не використовували x86-сумісні процесори:
серія серверів AlphaServer на базі процесорів Alpha;
робочі станції HP 9000-D на базі процесорів PA-RISC;
робочі станції SGI Indigo2 і MIPS Magnum на базі процесорів з архітектурою MIPS.
Ця шина розроблялася для мікропроцесора 386 і повинна була забезпечити 32 розрядну передачу даних у тому числі і в режимі прямого доступу до пам'яті, найбільший можливий обсяг адресованої пам'яті, поліпшення системи переривань і арбітраж прямого доступу до пам'яті, автоматичну конфігурацію системи і плат розширення. У ESA роз'єм на системній платі може вставлятися крім спеціальних ESA плат 8 або 16 розрядні плати розширення. Це забезпечується тим, що ESA роз'єми мають 2 ряди контактів, один з яких верхній виконує сигнали шини ISA, нижній ESA. Контакти в з'єднувачах ESA розташовані, так що поряд з кожним сигнальним знаходиться контакт земля. Завдяки цьому до мінімального зведені ймовірності генерації перешкод і сприйнятливість до перешкод. Шина ESA дозволяє адресувати 4Гбайтний адресний простір. Доступ, до якого може мати не тільки центральний процесор, але і плати керуючих пристроїв типу Bus master, тобто пристрої здатні керувати передачею даних по шині, а також пристрої які мають можливість організувати режим прямого доступу до пам'яті.
Стандарт ESA підтримує багатопроцесорну архітектуру для інтелектуальних плат з власними мікропроцесорами. Тому дані, наприклад, від контролера жорстких дисків, графічних контролерів, контролерів мережі можуть оброблятися незалежно без завантаження головного процесора. Теоретична максимальна швидкість передачі в пакетному режимі може досягти 33 Мбайт в секунду, в стандартному не перевершує значення шини ESA. На ESA передбачається централізований метод управління через системний арбітр. Таким чином, підтримується використання провідних пристроїв на шині. Однак можливо також представлення шини запитуючою пристроям за циклічним принципом. У ESA є 7 каналів прямого доступу до пам'яті. Контролер прямого доступу до пам'яті має можливість підтримувати 8, 16 і 32 розрядні режими передачі даних. У загальному випадку можливе виконання 1 з 4 циклів обміну між пристроєм прямого доступу до пам'яті і пам'яті системи. Це ISA сумісні цикли, що використовують для передачі даних 8 контактів шини, цикли типу A виконувані за 6 тактів шини, цикли типу B виконуються за 4 такти шини та цикли типу C виконувані за 1 такт шини. Типи A, B і C підтримуються 8, 16 і 32 розрядними пристроями, причому можливо автоматичне зміна ширини даних при передачі в невідповідні розміри пам'яті. Пріоритет прямого доступу до пам'яті може бути або змінним, або фіксованим. Лінії переривання шини ISA, за якими запити передаються у вигляді фронтів сигналів, сильно схильні імпульсним перешкодам. Тому в системі ESA крім таких, передбачається також сигнал переривань активний за рівнем. Для комп'ютерів з шиною ESA передбачена автоматично конфігурувана система, тому зазвичай з платами розширення виробники поставляють спеціальні файли конфігурації. Інформація, з яких виконується на етапі підготовки системи до роботи. В архітектурі ESA передбачається виділення певних груп адрес вводу виводу для конкретних слотів шини, кожному роз'єму відводять 4 Кбайта адресного діапазону.
Розробники комп'ютерів на мікросхемах 386, 486 почали використовувати роздільні шини для пам'яті і пристроїв введення виведення, що дозволило працювати з пам'яттю з найвищою для неї швидкістю, тим не менше, при такому підході вся система не забезпечує достатньої продуктивності, тому пристрої підключені через роз'єми розширення не можуть досягти швидкості обміну порівнюваної з частотою мікропроцесора. В основному це стосується роботи з контролерами накопичувачів і відеоадаптерів. Для вирішення даної проблеми стали використовуватися локальні шини, що зв'язують процесор з контролерами периферії. В даний час використовуються локальні шини VLB і PCI, обидві шини дозволяють периферійним пристроям працювати з тактовою частотою до 32 МГц. Шини PCI відносяться до класу прибудов тому між локальною шиною процесора і самою PCI знаходитися спеціальна мікросхема погоджуючого мосту.
Специфікація шин PCI дозволяє використовувати її незалежно від типу процесора. Спеціальний контролер забезпечує поділ керуючих сигналів локальною шиною мікропроцесора і PCI шиною і, крім того, здійснює арбітраж на PCI. До шини можуть підключатися до 10 пристроїв.
Оскільки кожна плата розширення PCI працює з роздільником між двома периферійними пристроями, то загальне число роз'ємів зменшиться.
Шина працює на фіксованій частоті 33 МГц, передбачає напруга живлення для контролерів 5 і 3,3 V. А також забезпечує режим їх автоконфігурації. PCI карти на напрузі 5V можуть вставлятися тільки у відповідні слоти конструктивно відрізняються від слотів для карт з напругою 3,3 V. Є й універсальні PCI адаптери, що працюють в будь-якому слоті. Шина PCI може використовувати 124 контактний (32 розрядна передача даних) або 188 контактний роз'єм (64 розрядна передача даних). При цьому теоретично можлива швидкість обміну складає 132 і 264 Мбайта в секунду. На системній платі встановлюється не більше 3-4 роз'ємів PCI. На комп'ютерах I286 взагалі не встановлювалися.
РОЗДІЛ 2 СТРУКТУРА ПАМ’ЯТІ
На відміну від недавно з'явившихся типів пам'яті, робота ІС асинхронної пам'яті не прив'язана жорстко до тактових імпульсів системної шини. Тому дані на цій шині з'являються в довільні моменти часу (асинхронно). Але оскільки контролер пам'яті (і системної шини) - пристрій синхронний, то відлік часу ведеться в тактах. І якщо дані з'являться на виходах ІС навіть відразу після тактового імпульсу, вони будуть оброблені тільки з приходом наступного імпульсу. Це обмежує можливості асинхронних ІВ. Найпершим способом обміну даними з ОЗУ був так званий Conventional з робочою частотою від 4,77 до 40 МГц. Він дозволяв зчитувати і записувати інформацію в рядок тільки на кожен п'ятий такт (по механізму, описаному раніше). Тому через свою повільність він незабаром був замінений більш прогресивними типами. Для Conventional загальна кількість тактів, що витрачаються на пересилання 4 рядків даних, так само 20 (5 тактів для доступу на першу адресою - 5 по другому - 5 по третьому - 5 по четвертому).
Внутрішня пам`ять ПК, як уже зазначалося, поділяється на постійну та оперативну. Постійна пам`ять, або постійний запам`ятовуючий пристрій (ПЗП), або пам`ять тільки для читання (ROM - Read Only Memory) призначена для управління роботою ПК. Найважливішою мікросхемою ROM є BIOS (Basic Input/Output System - базова система введення-виведення).
Комп`ютер звертається до BIOS зразу ж після включення, ще до завантаження операційної системи.
Оперативна пам`ять, або оперативний запам`ятовуючий пристрій (ОЗП), або пам`ять із довільним доступом (RAM - Random Access Memory) реалізована, як правило, на мікросхемах динамічного типу (Dynamic RAM). Кожен біт такої пам`яті подається у вигляді заряда на конденсаторі який утворений у структурі кристала. Другий тип оперативної пам`яті
статичний (Static RAM) - як елемент чарунки пам`яті використовує
статичний тригер. Якщо для реалізації одного запам`ятовуючого елемента RAM потрібно 1- 2 транзистори, то для статичного елемента їх кількість збільшується до 4 - 6. Але при цьому підвищується швидкодія пам'яті. Другий тип оперативної пам`яті:
статичний (Static RAM) - як елемент чарунки пам`яті використовує статичний тригер. Якщо для реалізації одного запам`ятовуючого елемента Dynamic RAM потрібно 1- 2 транзистори, то для статичного елемента їх кількість збільшується до 4 - 6. Але при цьому підвищується швидкодія пам'яті.
2.1 ОРГАНІЗАЦІЯ ПАМ’ЯТІ
мікрокомп’ютер шина процесор програмування
Шина адреси розрядністю 24 біта дозволяє адресувати 16 Мбайт фізичної пам'яті, але в реальному режимі доступний тільки 1 Мбайт, що починається з молодших адрес. З програмної точки зору пам'ять так само, як і в 8086, організується у вигляді сегментів, але управління сегментацією має істотні відмінності для реального і захищеного режимів.
У реальному режимі за адресації пам'яті декларується повна сумісність з процесором 8086, який своєю 16-бітної адресною шиною охоплює простір фізичної пам'яті в 1 Мбайт. Насправді, на радість розробникам програмного забезпечення PC, 80286 має помилку, «узаконену» і в наступних поколіннях процесорів. При обчисленні фізичної адреси можливо виникнення переповнення, яке з 20-бітною шиною адреси просто ігнорується. Якщо, наприклад, Seg = FFFFh і EA = FFFFh, фізичну адресу, обчислений за формулою РА = 16 х Seg + EA = 10FFEF, процесором 8086 трактується як 0FFEF - адресу, приналежний першого мегабайта. Однак на виході А20 процесора 80286 в цьому випадку встановиться одиничне значення, що відповідає адресі комірки з другого мегабайта фізичної пам'яті. Для забезпечення повної програмної сумісності з 8086 в схему PC був введений спеціальний вентиль Gate A20, примусово обнуляє біт А20 системної шини адреси. Не оцінивши потенційної вигоди від цієї помилки, управління вентилем узаконили через програмно-керований біт контролера клавіатури 8042. Коли оперативна пам'ять подешевшала, а «апетит» програмного
забезпечення зріс, у цю невелику область (64К-16 байт) стали поміщати деякі резидентні програми або навіть частина операційної системи, а для прискорення управління вентилем з'явилися більш швидкі способи (Gate A20 Fast Control).
На відміну від 8086 процесор 80286 має засоби контролю за переходом через кордон сегмента, що працюють і в реальному режимі. При спробі адресації до слова яке має зсув FFFFh (його старший байт виходить за кордон сегмента), або виконання інструкції, всі байти якої не вміщаються в даному сегменті, процесор виробляє переривання - виняток типу 13 (0Dh) - Segment Overran Exception. При спробі виконання інструкції ESCAPE з операндом пам'яті, не уміщається в сегменті, виробляється виключення типу 9 - Processor Extension Segment Overrrun Interrupt.
У захищеному режимі працюють всі режими адресації, допустимі для 8086 і реального режиму 80286. Відмінності стосуються визначення сегментів:
сегментні регістри CS, DS, SS і ES зберігають не самі базові адреси сегментів, а селектори, за якими з таблиці, що зберігається в ОЗУ, витягуються дескриптори сегментів дескриптор описує базовий адресу, розмір сегмента (1 - 64 Кбайт) і його атрибути;
базова адреса сегмента має розрядність 24 біта, що і забезпечує адресацію 16 Мбайт фізичної пам'яті.
.2 FPM
Це найбільш ранній тип пам'яті, що застосовувався у всіх 286-386 комп'ютерах. В ньому реалізований режим посторінкової адресації (fast page mode). Цей режим заснований на тому, що після вибору рядка в ядрі передача даних на вихід і з виходу виконується просто підключенням до вхідних / вихідних формувачів даних потрібного "стовпця" (стовпчики, якщо розуміти під стовпцем один розряд в матриці ядра). Отже, при повторних зверненнях до одного того ж рядку ядра не потрібно подавати адресу рядка, дешифрировать його, зчитувати рядок. У FPM підвищення швидкості обміну даними досягається завдяки передачі повної адреси (рядка і стовпця) тільки при першому зверненні до пам'яті. При інших зверненнях в межах того ж рядка вказується лише скорочена адреса (тільки стовпці). В результаті втрата часу скорочуються на два такти, раніше потрібні для передачі адреси кожного рядка (немає тактів для передачі власне адреси рядка і активізації сигналу RAS). Схема читання FPM тепер інша - 5-3-3-3, навіть на частоті 66 МГц. У порівнянні з Conventional (20 тактів) це дає збільшення продуктивності на цілих 70%. Однак якщо програма часто звертається до різних областей пам'яті, переходячи на інший рядок ядра, то формується повна адреса, що зводить переваги методу нанівець. На щастя, на практиці часто відбувається обмін досить великими суцільними масивами даних (наприклад, багато команд процесора кодуються кількома байтами). Можливо, саме тому метод був покладений в основу всіх наступних технологій, однак потрібно все ж не забувати, що всі їхні переваги також виявляються тільки в межах однієї сторінки (рядки ядра).
.3 EDO
Архітектура EDO (extended data output) характеризується збільшеним в порівнянні з FPM часом зберігання даних на виході мікросхеми. Справа в тому, що в звичайних ІС FPM вихідні дані залишаються дійсними лише при активному сигналі CAS. Через це при другому і подальших доступах до сторінки потрібно три такти: такт перемикання CAS в активний стан, такт зчитування даних і такт перемикання CAS в неактивний стан. У ІС EDO дані запам'ятовуються у внутрішньому регістрі з активного (спадаючого) фронту сигналу CAS і зберігаються ще деякий час після появи наступного активного фронту. Це дозволяє нормально використовувати дані, коли CAS переведений в неактивний стан. При цьому схема читання у EDO вже 5-2-2-2 (11), що на 20% швидше FPM (14), і нормальна робота можлива навіть при тактовій частоті контролера пам'яті (і системної шини) 75 МГц. Пам'ять EDO досі вірою і правдою служить у всіх комп'ютерах з частотою процесора до 166 МГц (і з системними платами на чіпсетах до Intel 430 FX), а також у багатьох відеоприскорювачах тривимірної графіки. EDO також використовується в тих випадках, коли потужний контролер пам'яті сам оптимізує організацію банків пам'яті та їх чергування при багатобанковій структурі ОЗУ, характерної для деяких серверів. Незважаючи на появу інших типів, цей тип ІС ще довго не піде зі сцени - це підтверджується і тим, що провідні виробники чіпів ОЗУ почали випуск модулів з 128 Мб.
.4 BEDO
Архітектура BEDO була розроблена в компанії VIA Technologies - відомого виробника чіпсетів для материнських плат. У ній поряд з технологіями FPM і EDO використовується пересилання даних пакетами (burst). Новизна такого методу в тому, що при першому зверненні дані автоматично зчитуються відразу ж для декількох послідовних слів (адже ядро влаштовано так, що завжди зчитується цілий рядок, тобто всі стовпці стають відомі). При цьому для пересилання burst-пакету задаються адреса рядка та адресу тільки самої першої "колонки", а внутрішній лічильник автоматично слідкує за тим, щоб був переданий весь пакет. Це виключає необхідність пересилати адреси для наступних осередків. Таким чином, завдяки burst-технології збільшується ефективність послідовного читання великих масивів даних. Новий спосіб пересилання скорочує час зчитування кожного слова ще на такт, що дозволяє BEDO працювати за схемою 5-1-1-1 (всього 8 тактів). Однак для цього необхідна підтримка з боку набору системної логіки. У число таких наборів входять Intel 430 HX, VIA 580VP, 590VP. Максимальна паспортна робоча частота BEDO - 66 МГц, хоча ІС добре функціонують на частоті аж до 83 МГц. BEDO ще не встигла широко поширитися, як була витіснена SDRAM, розробленої приблизно в той же час Intel. Завершуючи розгляд асинхронних типів ІС, відзначимо, що їх швидкодію прийнято характеризувати часом циклу обігу, тобто мінімальним періодом, з яким можна виконати циклічний звернення за довільними адресами (всі п'ять операцій). Саме це мається на увазі, коли говорять про "60-наносекундному модулі". При переході до синхронної пам'яті (що використовує для роботи зовнішню тактову частоту) замість тривалості циклу доступу стали застосовувати мінімально допустимий період тактової частоти. Так з'явилися "10-нс модулі пам'яті", "8-нс" і навіть "7-нс". На жаль, за один такт дістатися до довільних даних не можуть і вони.
РОЗДІЛ 3. ПРОДУКТИВНІСТЬ СИСТЕМИ
.1 МІКРОПРОЦЕСОР
Мікропроцесор 80286 працює з частотою 6 Мгц, в результаті чого період синхроімпульсів становить 167 Нс.
Цикл шини вимагає 3 періоди синхроімпульсів (включаючи один цикл очікування); таким чином досягається 500-наносекундних 16-розрядний циклів роботи мікропроцесора. операції передачі даних по 8-розрядній шині на 8-розрядні пристрої займають 6 періодів синхроімпульсів (включаючи 4 циклу очікування), в результаті чого досягається 1000-наносекундних цикл роботи мікропроцесора. Операції передачі даних по 16-розрядній шині на 8-розрядні пристрої займають 12 періодів синхроімпульсів (включаючи 10 циклів очікування вводу-виводу), в результаті чого досягається 2000-наносекундних цикл роботи мікропроцесора.
Мікропроцесор INTEL 80286 передбачає 24-розрядну адресацію, розширений набір команд, функції ПДП і переривань, апаратне множення і ділення чисел з плаваючою комою, об'єднане управління пам'яттю, 4-рівневу захист пам'яті, віртуальний адресний простір на 1 гігабайт (1073741824 байти) для кожної задачі є два режими роботи: режим реальної адресації, сумісний з мікропроцесором 8086, і режим захищеної віртуальної адресації.
Математичний співпроцесор персонального комп'ютера IBM PC AT дозволяє йому виконувати швидкісні арифметичні і логарифмічні операції, а також тригонометричні функції з високою точністю.
Співпроцесор працює паралельно з мікропроцесором, це скорочує час обчислень, дозволяючи співпроцесору виконувати математичні операції, в той час як мікропроцесор займається виконанням інших функцій.
3.2 БАЗОВА СИСТЕМА ВВЕДЕННЯ-ВИВЕДЕННЯ
Базова система введення-виведення (BIOS) знаходиться в ПЗП на системній платі. Вона забезпечує управління рівнями для основних пристроїв введення-виведення в системі. На додаткових адаптерах можуть розміщуватися додаткові модулі ПЗУ, які забезпечують управління рівнями пристрої на цьому додатковому адаптері. Робочі програми BIOS дозволяють програмісту, що працює на мові асемблера, виконувати операції вводу-виводу в блоковому (диски або дискети) або в символьному форматі без урахування адреси та параметрів пристрою. BIOS передбачає такі системні послуги, як визначення часу доби і розміру пам'яті.
Метою BIOS є забезпечення операційного зв'язку з системою і звільнення програміста від турботи про апаратні характеристики пристроїв. Інтерфейс BIOS відділяє користувача від апаратури, дозволяючи додавати до системи нові пристрої, зберігаючи при цьому зв'язок з пристроєм на рівні BIOS. У цьому випадку апаратні зміни і розширення стають "прозорими" для користувача.
Більшу частину BIOS материнської плати складають мікропрограми ініціалізації контролерів на материнській платі, а також підключених до неї пристроїв, які, в свою чергу, можуть мати управляючі контролери з власними BIOS.
Відразу після включення живлення комп'ютера, під час початкового завантаження комп'ютера, за допомогою програм записаних в BIOS, відбувається самоперевірка апаратного забезпечення комп'ютера - POST (power-on self-test). В ході POST BIOS перевіряє працездатність контролерів на материнській платі, задає низькорівневі параметри їх роботи (наприклад, частоту шини і параметри центрального мікропроцесора, контролера оперативної пам'яті, контролерів шин FSB, AGP, PCI, USB). Якщо під час POST трапився збій, BIOS може видати інформацію, що дозволяє виявити причину збою. Якщо немає можливості вивести повідомлення на монітор, BIOS видає звуковий сигнал через вбудований динамік.
Доступ до BIOS забезпечується через програмні переривання мікросхеми 80286 у режимі реального часу. Кожна точка входу в BIOS доступна через власне переривання. наприклад, для визначення обсягу базового ОЗУ,
02.06.2017 15:06-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора