МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» ІКТА кафедра ЗІ З В І Т до лабораторної роботи №1 з курсу: «Комп’ютерні методи аналізу та проектування електронних засобів» на тему: «Вивчення основних принципів роботи в середовищі системного редактора САПР ПЛІС ALDEC RIVIERA 2004» Львів-2017 ЗАВДАННЯ Ознайомитись з основними відомостями проектування і моделювання вузлів та блоків в середовищі САПР Aldec Riviera 2004 на мові VHDL. Намалювати схему і скласти таблицю істинності для логічного елементу AND з двома входами. ТЕОРЕТИЧНІ ВІДОМОСТІ - схема логічного елементу AND (y=x1*x2). x1 x2 y  0 0 0  0 1 0  1 0 0  1 1 1   - таблиця істиностей логічного елемента AND. ПРОГРАМА library IEEE, std; use IEEE.std_logic_1164.all,std.all; entity my is port(x1,x2:in std_logic; y:out std_logic:='0'); end entity; architecture one of my is begin p:process(x1,x2) begin y <=x1 and x2; end process; end architecture one; ЧАСОВІ ДІАГРАМИ
ВИСНОВКИ В даній лабораторній роботі, на прикладі VHDL-програми для моделювання роботи логічного елементу AND, я ознайомилася з основними відомостями проектування і моделювання вузлів та блоків в середовищі САПР Aldec Riviera 2004.