Розробка функціональної та структурної схеми завантаження команд режиму передачі та прийому паралельного інтерфейсу І8255 в режимі 0. Курсовий проект з Комп’ютерна схемотехніка. Робота № 530240

Перехід до торгівельного партнера Binance

Розробка функціональної та структурної схеми завантаження команд режиму передачі та прийому паралельного інтерфейсу І8255 в режимі 0

Інформація про навчальний заклад

ВУЗ:

Донецький національний технічний університет

Інститут:

Не вказано

Факультет:

УІ

Кафедра:

Не вказано

Інформація про роботу

Рік:

2024

Тип роботи:

Курсовий проект

Предмет:

Комп’ютерна схемотехніка

Завантажити

Частина тексту файла (без зображень, графіків і формул):

ВСТУП На даний момент часу важно знайти галузь науки, промисловості чи техніки, яка не використовує комп’ютерні технології. Всі сучасні організації давно комп’ютеризовані, за допомогою комп’ютера вирішуються усі сучасні задачі у промисловості, техніці, медицині, навіть навчання з використанням ЕОМ є практичніше та наочніше. Комп’ютер став атрибутом сучасної людини, її невід’ємною частиною. Завдяки новітнім технологіям ми можемо обмінюватись інформацією, дізнаватись останні новини з будь-якого куточку світу, самовдосконалюватись чи просто весело проводити час. В новітньому суспільстві технології дуже швидко розвиваються, і стежити за останніми новинками елементів ЕОМ дуже важко. Але всі вони мають спільні ознаки та схожий принцип роботи, і для того, щоб ознайомитися з новим пристроєм, необхідно освоїти старий. Завданням даної курсової роботи є розробити функціональну та структурну схеми завантаження команд режиму передачі та прийому паралельного інтерфейсу І8255 в режимі 0. Для того, щоб цілком розкрити дану тему, необхідно розглянути сам пристрій, який дозволяє передавати та приймати дані, а саме програмований паралельний інтерфейс вводу-виводу І8255 1 ПРИЗНАЧЕННЯ І ОБЛАСТЬ ВИКОРИСТАННЯ Будь-який пристрій повинен так чи інакше бути зв’язаним з зовнішнім світом. В мікропроцесорній техніці цю роль виконують ВІС паралельного інтерфейсу. З їхньою допомогою центральний процесор отримує дані, які потребують тієї чи іншої обробки, керує різними пристроями. Яскравим прикладом такого пристрою є І8255 І8255 – це мікросхема контролера програмованого паралельного інтерфейсу, створена у 1976 році. Спочатку дана мікросхема була розроблена для мікропроцесора американської фірми Intel, а саме для моделі Intel 8085. Використовувалась в різних моделях комп’ютерів, спільно з Intel 8086, Z-80 і іншими процесорами. І8255 має 3 восьмирозрядні канали вводу-виводу, восьмирозрядний канал для підключення по шині даних, 2 адресних входи. Третій канал вводу-виводу може бути розділений на два по 4 біти. Радянським аналогом даного адаптера є мікросхема КР580ВВ55 Щоб докладніше розібратись з принципом дії мікросхеми, пропоную розглянути її блок-схему, зображеної на рис.1.1. І8255 отримує багато сигналів від зовнішніх пристроїв, але і посилає не менше. Основними сигналами та елементами є: D0…D7 -лінії даних REZET -апаратне скидання CS/ -вибір корпусу ВІС RD -вхід керування введенням WR/ -вихід керування висновком А0, А1 -адреса порту РАО…РА7 -порт А РВО-РВ7 - порт В РСО-РС7 - порт С / Рисунок 1.1 – Блок схема адаптера 2. ОГЛЯД АНАЛОГІЧНИХ ІСНУЮЧИХ СИСТЕМ Будь-якій мікропроцесорній системі необхідні засоби обміну даними із зовнішніми периферійними пристроями. В залежності від умов конкретного застосування та характеристик периферійного обладнання передача даних виконується в паралельному або послідовному форматі. Спільність функцій введення-виведення стимулювала розробку ВІС периферійних адаптерів, що являють собою гнучкі програмовані прилади, зорієнтовані виключно на введення-виведення. Зараз такі адаптери стали неодмінними компонентами практично всіх мікропроцесорних сімейств. Як приклад типового паралельного периферійного адаптера, або програмованого паралельного інтерфейсу, нижче розглядається мікросхема КР580ВВ55А(аналога І8255). На рисунках 2.a) і 2.б) наведені структурна схема адаптера і його програмна модель. Підключення периферійного обладнання виконується через три двонаправлених 8-бітних порти (або канали) A, B і C. Інтерфейс із системною шиною здійснюється за допомогою ліній: / Рисунок 2. Блок схема адаптеру та схема з’єднання з МП D0…D7 -лінії даних, вихідне положення REZET - скидання пристрою. CS/ -вибір корпусу ВІС RD -вхід керування введенням WR/ -вихід керування висновком А0, А1 -адреса порту РАО…РА7 -порт А РВО-РВ7 -порт В РСО-РС7 -порт С D(0-7) - двонаправлена шина даних з тристабільними каскадами. A1, A0 - лінії адреси, котрі вибирають внутрішній регістр адаптера, комутований на шину даних: 00 - порт A, 01 - порт B, 10 - порт C, 11 - регістр управляючого слова. CS - активний вхід вибірки кристала; високий рівень забороняє, а низький дозволяє зв'язок приладу із системною шиною даних. RD - активний вхід зчитування інформації із адресованого по лініям A0, A1 регістру на шину даних. WR - активний вхід запису інформації з шини даних в адресований по A0 і A1 внутрішній регістр адаптера. RESET - активний сигнал для приведення приладу у вихідний стан; при дії сигналу регістр управління обнуляється, а всі три порти налаштовуються в режим введення. Слід зазначити, що зчитування з регістру управління (RD=0,A1=1,A0=1) не допускається, а одночасний запис та зчитування (RD=0,WR=0) приз-водять до непередбачуваних наслідків. Програмування адаптера полягає в завантаженні керуючого слова в регістр управління. Формат керуючого слова визначення режиму, що ідентифікується умовою D7=1, наведені на мал. 1.2. Потрібно взяти до уваги те, що 8-бітні порти A і B не розділені, а лінії порту C розділені на дві 4-бітні групи, що являють собою два незалежних порти. Наприклад, управляюче слово конфігурації порту A на введення в режимі 0, порта B на виведення в режимі 1, біта 3 порту C на введення та біта 7 порту C на виведення матиме код 11010101b. Управляюче слово з нульовим старшим бітом D7=0 використовується для встановлення і скидання будь-якого біту порту C. Біти D(6-4) в цьому випадку не використовуються і містять нулі, біти D(3-1) містять двійковий номер (адресу) модифікованого біта порту С, а біт D0 задає встановлення (D0=1) або обнулення (D0=0) адресованого біту. Адаптер має 3 режима роботи - 0,1,2. Розглянемо кожний з них. В режимі 0 (базового введення-виведення) можуть працювати всі три порти, причому порт C розділюється на два незалежних 4-бітних порти. Таким чином, виходить два 8-бітних і два 4-бітних порти паралельного введення або виведення, що забезпечує 16 можливих конфігурацій адаптера в режимі 0. Дані, що виводяться, фіксуються в регістрах-фіксаторах, що входять до складу всіх портів, а введені дані не запам'ятовуються, тобто в операціях зчитування вхідного порту на шину даних передається поточний стан вхідних ліній. Режим 0 застосовується при програмно-управляючому введенні-виведенні з повільнодіючими периферійними пристроями. Для організації введення-виведення необхідна підпрограма ініціалізації адаптера і три аналогічні підпрограми введення і виведення для кожного периферійного пристрою. Кожна з них виконує такі дії : введення стану пристрою, перевірку готовності, виведення або введення даних і формування супровджуючого стробу. Якщо пристрій не готовий до обміну, мікропроцесор входить в цикл очікування. Режим 1 (стробоване введення-виведення) призначений для однонаправленої передачі даних, ініційованих перериваннями. Власне передача слів даних здійснюється через порти B і A, а шість ліній порту C використовуються для управління обміном. Даний режим надає користувачеві такі можливості: запрограмувати один або два паралельних порти з лініями квітування і переривання, кожний з яких може працювати на введення або виведення; при використанні тільки одного порту решту 13 ліній запрограмувати в режим 0; при встановленні двох портів в режим 1 інші 2 лінії використати для вводу чи виводу. В режимі 2 (двонаправлена шина, що забезпечує введення і виведення даних) може працювати тільки група A. Порт A використовується для передачі власне 8-бітних даних, а п'ять ліній порту C виконують функції квітування і переривань. Загальна дисципліна квітування аналогічна режиму 1, але є окремі тригери дозволу переривань по виводу INTE1 (управляється встановленням та скиданням біту PC6) та по вводу INTE2 (управляється через біт PC4). Дані, що вводяться та виводяться, фіксуються в регістрах-фіксаторах порту. На рис. 2 можна побачити не лише блок-схему адаптера, але і те, як він з’єднаний з МП. 3. ОПИС ТА ОБГРУНТУВАННЯ ПРИЙНЯТИХ ПРОЕКТНИХ РІШЕНЬ 3.1 Принцип роботи ВІС І8255 BІС паралельного інтерфейсу І8255,має три 8 розрядних порти А, В, С. Порти А, В, С мають програмне керування і можуть бути включені в різних функціональних конфігураціях, при цьому кожний з портів має притаманні йому функціональні характеристики. Порти А, В, С включають у собі: Порт А – один 8-ми розрядний буферний регістр виводу даних і один 8-розрядний регіст вводу даних Порт В - один 8-ми розрядний буферний регістр вводу\виводу даних і один 8-ми розрядний буфер вводу даних Порт С - один 8-ми розрядний буферний регітр виводу даних і один 8-ми розрядний буфер вводу даних. Цей порт може бути подiлений на два 4-ох розрядних порти. Кожний чотирьох-розрядний порт має чотирьох-розрядний регістр i може бути використований при передачi сигналiв керування і прийому сигналів стану при роботі сумісно з портами А і В. ЦП задає режими роботи портів за допомогою двох типів управляючих слів: 1) команди встановлення режимів роботи (розряд D7=1); 2) команди встановлення розряду порта С (розряд D7=0). Формати слів керування і встановлення дані відповідно на рис.3.1,2. Тип слова керування визначається станом розряду D7. D7 0 D6 D5 D4 D3 D2 D1 D0 D7 – ознака слова D6,D5, D4 – не використовуються D3, D2, D1 – вибір біту порту С D0 – 0 встановлення в 0; 1-в 1 Рисунок 3.1 – Формат команди встановлення гашення розряда порта С ВІС паралельного інтерфейсу може працювати в одному з трьох програмно задаваємих режимів: Режим 0 –основне введення/виведення. Режим 1 -стробоване введення/виведення. Режим 2 -двунаправлена передача даних. При встановленi на входi R рiвня "лог 1" адаптер встановлюється у початковий стан, всi порти налаштовуються на введення в режимі 0 (тобто усi 24 вихiднi лiнii встановлюются в стан з високим опiром). Пiсля зняття сигналу встановлення у початковий стан порти адаптеру залишаються в цьому режимі, додатковоi команди режиму не потрiбно. Для виконання програми вибору iнших режимів роботи можливо здійснити це за допомогою однiєї команди. Це дозволяє адаптеру обслуговувати велику кiлькiсть зовнішнiх пристроiв засобами програмування. Режими роботи портiв А i В можуть задаватися незалежно одне від одного, в той час порт С дiлиться на двi частини, режим роботи яких задаються в залежностi вiд призначення режимів портiв А i В. При змiнi режимів роботи усi вихiднi регiстри адаптера а також тригери стану, встановлюється в початковий стан, за виключенням тригера готовності (вивiд готов) у режимах 1 i 2. Вибираючи різні комбінації режимів роботи портів можливо забепечити необхідну функціональну організацію практично для будь-якої структури вводу\виводу. 3.2 Керування портом С Кожний з 8 розрядів порту С може бути встановлений в «1» або «0» за допомогою однiєї команди вивiд Ця можливість спрощує програмування ВІС паралельного інтерфесу при використанні керуючих сигналів. В випадку, коли порт С використовується для керування портом А або В, ці розряди можуть бути встановленi в «1» або «0» словом встановлення порту С. При цьому група порту С, в яку входить встановлюємий розряд , вкючається на вивід Керуюче слово 4.ЕКСПЕРИМЕНТАЛЬНЕ ПІДТВЕРДЖЕННЯ ВІРНОСТІ ПРОГРАМНИХ ТА ПРОЕКТНИХ РІШЕНЬ, РЕАЛІЗАЦІЯ ПРОЕКТУ Ознайомившись із мікросхемою та отримавши певні навики з використання пристрою можна досить детально ознайомитись з головною темою – введення\виведення інформації в режимі 0. Функціональна конфігурація режиму 0 І8255 забезпечує просте введення і виведення даних через кожний з трьох портів. В цьому режимі немає сигналів керування асинхронною передачею даних, дані просто записуються в порт або зчитуються з нього. Часова діаграма роботи ВІС паралельного інтерфейсу в режимі 0 представлена на рис. 4.1. Режим 0 має слідуючі функціональні характеристики: - Два 8-розрядних порта i два 4-х розрядних порта; - будь-який порт може бути включений на введення або виведення;\ - виведення даних з проміжковим збереженям; - введення даних без збереження. / Рисунок 4.1– Тимчасові діаграми роботи режиму 0: а) режим вводу; б) режим виводу В цьому режимі можливі 16 конфігурацій вводу\виводу; 4 можливих (з 16) конфігурацій дані на рис.4.2 / Рисунок 4.2-Комбінація схем вводу\виводу каналів І8255 в режимі 0 Детальну структурну схему ППІ можна розглянути на рис. 4.3 / Рисунок 4.3 – Структурна схема ППІ З функціональною схемою можна ознайомитись на рис. 4.4 / Рисунок 4.4 – Функціональна схема ППІ Як видно з рисунків 4.3 та 4.4 структурна та функціональна схеми програмованого послідовного інтерфейсу дає можливість зрозуміти повну будову пристрою та розібратись з логікою пристрою, його роботою та принципом дії на інші елементи ЕОМ 5. ПРОГРАМУВАННЯ І8255 Програмування ВІС паралельного інтерфейсу І8255 є дуже гнучким завдяки тому, що існує 3 різних режими прийому та передачі даних. Так як метою курсової роботи є дослідження пристрою в режимі 0, то я пропоную переглянути деякі зразки програмування даного адаптеру Прийом / передача даних в режимі 0 Виведення даних в порт А,В; введення з С в режимі 0 Port A 80h Port B 81h Port C 82h RUS 83h Org 2000h Управляюче слово режиму 10001001-89h Mvi a,89h ; RUS Out 83h Mvi a,xxh ; вивід даних Out 80h` ; в А Mvi a,xxh Out 81h ; в В In 82h ; з С Mov m,a Hlt End Виведення на індикатор(порт С) ім’я студента в режимі 0 Org 2300h Mvi a,80h ; A,B,C на вивід Out 83h Lda len Mov c,a Lxi h,mas M1; mov a,m Out 82h Inx h Dcr C Jnz m1 Hlt Mas: db (коди символів для індикатору) Len: db Rez: db End Перевірити правильність реалізації програми можна на стенді для вивчення програмованого паралельного адаптеру (рис. 5.1) / Рисунок 5.1 - Стенд для вивчення програмованого паралельного адаптера Також можна використати комп’ютерний аналог – програму оболонки стенду STEND.EXE (рис. 5.2), попередньо налаштувавши його на потрібний режим та характеристики. / Рисунок 5.2 - Оболонка стенду “STEND.EXE” 6. ОСНОВНІ ВИСНОВКИ Комп’ютерні технології в наш час є невід’ємною частиною життя людини, всі галузі промисловості керуються апаратними засобами, які можуть бути автоматизованими або керуватися людиною. Праця людини стала продуктивнішою і безпечнішою, але, використання комп’ютерної техніки у майбутньому буде мати свої переваги та недоліки. Переваги використання комп’ютерної техніки та прикладних програм у виробництві та повсякденному житті людини: значно збільшується продуктивність праці у всіх сферах виробництва; зменшення трудових ресурсів на користь техніки; вірогідність отримання точного результату наближається до 100%. Але в світі новітніх технологій завжди буде присутня людина, інтелект якої неможливо замінити жодним пристроєм. Програмований паралельний інтерфейс І8255, який був розглянутий в даній курсовій роботі, є застарілим і в нових ЕОМ не використовується, але даний ППІ є чудовим наочним прикладом для освоєння ВІС, для роботи з регістрами та для вводу\виводу інформації. Розглянуті програми написані на мові ASM-80, яка чудово підходить для програмування різних мікросхем, контролерів, таймерів та ін. Дана мова є нескладною в розумінні і повністю висвітлює можливості описаного мною пристрою, для цього потрібно лише спеціальне програмне забезпечення. 7. ПЕРЕЛІК СКОРОЧЕНЬ, СИМВОЛІВ ТА СПЕЦІАЛЬНИХ ТЕРМІНІВ ЕОМ - електронно обчислювальна машина; ПК - персональний комп'ютер; МП - мікропроцесор; ППІ - програмований паралельний інтерфейс; МПС - мікропроцесорна система; ЛІТЕРАТУРА Конспект лекцій Микропроцессорные системы: Учебное пособие для вузов / Е. К. Александров [и др.]; Под общ. Ред. Д. В. Пузанкова. – СПб.: Политехника, 2002. – 935 с. Ларионов А. М. [и др.]. Вычислительные комплексы, системы и сети. Л.: Энергоатомиздат. 1987. – 288 с. Щелкунов Н. Н., Дианов А. П. Микропроцессорные средства и системы. М.: Радиоисвязь, 1989. – 288 с.. Гук. М. Процессоры Intel: от 8086 до Pentium II. Спб.: Питер, 1998. – 224 с. Проектирование микропроцессорной элекронно-вычислительной аппаратуры. Справочник.( В.Г.Артюхов и др.); Киев.Техника, Міністерство освіти і науки України Кіровоградський національний технічний університет ЗАТВЕРДЖУЮ Керівник курсової роботи ____________ Михайлов С.В. Розробка функціональної та структурної схеми завантаження команд режиму передачі та прийому паралельного інтерфейсу І8255 в режимі 0 Лістинг програми Код документу 12 Загальна кількість аркушів: 1 Літера: РП Кіровоград 2016 Додаток А Лістинг програми Прийом / передача даних в режимі 0 Виведення даних в порт А,В; введення з С в режимі 0 Port A 80h Port B 81h Port C 82h RUS 83h Org 2000h Управляюче слово режиму 10001001-89h Mvi a,89h ; RUS Out 83h Mvi a,xxh ; вивід даних Out 80h` ; в А Mvi a,xxh Out 81h ; в В In 82h ; з С Mov m,a Hlt End Виведення на індикатор(порт С) ім’я студента в режимі 0 Org 2300h Mvi a,80h ; A,B,C на вивід Out 83h Lda len Mov c,a Lxi h,mas M1; mov a,m Out 82h Inx h Dcr C Jnz m1 Hlt Mas: db (коди символів для індикатору) Len: db Rez: db End Додаток Б Структурна схема / Додаток В Функціональна схема /

Курсовий проект Комп’ютерна схемотехніка

mrDoc21

13.05.2018 17:05-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись