Методичні вказівки до виконання лабораторних робіт. Методичні вказівки до виконання дипломних та магістерських кваліфікаційних робіт з Цифрова схемотехніка. Робота № 530501

Перехід до торгівельного партнера Binance

Методичні вказівки до виконання лабораторних робіт

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Не вказано

Факультет:

Комп’ютеризовані системи

Кафедра:

Не вказано

Інформація про роботу

Рік:

2024

Тип роботи:

Методичні вказівки до виконання дипломних та магістерських кваліфікаційних робіт

Предмет:

Цифрова схемотехніка

Завантажити

Частина тексту файла (без зображень, графіків і формул):

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ "ЛЬВІВСЬКА ПОЛІТЕХНІКА" МЕТОДИЧНІ ВКАЗІВКИ ДО ПРОВЕДЕННЯ ЛАБОРАТОРНИХ РОБІТ з курсу “Цифрова схемотехніка” для студентів базового напрямку 122 «Інтернет речей» Затверджено на засіданні кафедри комп’ютеризованих систем автоматики Протокол № від Львів - 2018 МЕТОДИЧНІ ВКАЗІВКИ ДО ПРОВЕДЕННЯ ЛАБОРАТОРНИХ РОБІТ з курсу “Цифрова схемотехніка” для студентів базового напрямку 122 «Інтернет речей» усіх форм навчання / Укл. Р.В. Проць – Львів: НУ (ЛП(, 2018, с. Укладачі: Проць Р.В., канд. техн. наук, доц.. Відповідальний за випуск: Наконечний А.Й., д-р техн.. наук, проф. Рецензент: Мичуда З.Р., д-р техн.. наук, проф. Методичні вказівки містять інструкції для проведення лабораторних робіт з навчальної дисципліни ( Інтернет речей (. Виконання лабораторних робіт базується на теоретичних розрахунках, які необхідно підтвердити експериментальними дослідженнями на лабораторних стендах і моделюванням за допомогою прикладних комп’ютерних програм. Лабораторна робота №1 Дослідження імпульсних схем на основі інтегрального таймера NE555 1. Мета роботи Метою роботи є ознайомлення з принципом побудови мультивібраторів, одновібраторів та імпульсних модуляторів на основі інтегрального таймера на мікросхемі NE555 (КР1006ВИ1). 2. Теоретична частина При побудові пристроїв автоматики, вимірювальної і обчислювальної техніки часто виникає необхідність у отримані послідовності імпульсів прямокутної форми заданої частоти і з заданим коефіцієнтом заповнення, послідовності імпульсів прямокутної форми з можливістю регулювання їх тривалості, генерування окремого імпульсу заданої тривалості, генерування частотно-модульованих і широтно-модульованих послідовностей імпульсів. Усі ці імпульсні вузли можуть бути побудовані за традиційними схемами на основі дискретних електронних елементів (транзисторів, діодів та ін.) а також на основі стандартних цифрових інтегральних мікросхем. Оптимальним варіантом реалізації поставлених задач слід визнати використання спеціальних інтегральних схем генераторів і формувачів імпульсів, які випускаються рядом фірм. До таких інтегральних схем відноситься універсальна мікросхема таймера 555, яка випускається під назвами КР1006ВИ1, LM555, SE555, NE555 та іншими, що у назвах містять цифри 555. Таймер 555 є багатофункціональним пристроєм і використовується в наступних режимах: Генерування імпульсів Прецизійне генерування заданого часового інтервалу Отримання часової затримки імпульсу Широтно-імпульсна модуляція (ШІМ) Частотно-імпульсна модуляція (ЧІМ) Схема може генерувати коливання з частотою до 1 МГц у діапазоні напруг живлення від 1,5 до 18 В. Функціональна схема таймера наведена на рис. 1. На вході схеми є дільник напруги живлення Е, який за допомогою однакових резисторів R встановлює пороги напруг спрацювання компараторів DA1 і DA2. При цьому вхідна напруга на виводі 6 компаратором DA1 порівнюється з напругою 2Е/3, а вхідна напруга на виводі 2 компаратором DA2 з напругою Е/3. Вихідні напруги з компараторів подаються на входи RS-тригера на логічних елементах DD1 і DD2, а, з його виходів, на базу ключа на транзисторі VT1 і на вихід таймера (вивід 3). Рис.1. Функціональна схема таймера Генерування неперервних коливань На рис.2а наведена схема таймера у режимі генерування неперервних коливань прямокутної форми. При ввімкненні напруги живлення потенціал на конденсаторі С1 дорівнює нулю. При цьому на виході DD2, який є одночасно виходом таймера, встановлюється високий рівень, а на базі VT1 низький. Тому VT1 закритий і конденсатор С1 починає заряджатися через резистори R1 і R2. Коли потенціал на конденсаторі С1 досягне верхнього порогу 2Е/3, сигнал на вході стає рівним нулю. Вихідна напруга RS-тригера на виводі 3 також встановиться на низькому рівні, тому транзистор VT1 відкриється високим рівнем на виході логічного елемента DD1. Конденсатор С1 при цьому стане розряджатися через резистор R1 до тих пір, поки напруга на ньому не досягне нижнього порогу спрацювання, який дорівнює Е/3. Це станеться за час (1) Рис. 2. Схеми ввімкнення таймера Після досягнення нижнього порогу спрацювання сигнал прийме низьке значення і RS-тригер перекинеться у зворотну сторону. Вихідна напруга RS-тригера встановиться на високому рівні і транзистор VT1 закриється. При цьому почнеться заряд конденсатора через два послідовно включені резистори R1 і R2. Напруга на конденсаторі знову досягне верхнього порогу спрацювання за час . (2) Описані процеси перезаряду конденсатора і вихідна напруга генератора в усталеному режимі показані на рис. 3. Рис. 3. Діаграми напруг генератора Період генерованих коливань (3) Частота вихідної напруги мультивібратора дорівнює (4) Коефіцієнт заповнення вихідних імпульсів дорівнює (5) Частоту генерованих коливань можна змінювати вибором номінальної величини ємності конденсатора С1, що, часто, не є зручним, і зміною величин резисторів R1 і R2. В останньому випадку слід враховувати одночасну зміну коефіцієнта заповнення вихідних імпульсів. Одновібратор (таймер) Використання мікросхеми 555 в режимі одновібратора (таймера) показано на рис.2б. У цьому режимі на вхід (вивід 2 мікросхеми) подається високий рівень напруги, на виході схеми (RS-тригера) встановлюється низький рівень і відкритий транзистор VT1 утримує конденсатор С1 розрядженим. При подачі на вхід 2 запускаючого імпульсу з низьким потенціалом, RS-тригер змінює стан, на виході встановлюється високий потенціал, транзистор VT1 закривається і починається заряд конденсатора з нульового рівня до рівня 2Е/3, при якому схема знову переходить у попередній стан. Тривалість вихідного імпульсу не залежить від тривалості вхідного, визначається значенням R2 і С1 і дорівнює (6) Описані процеси перезаряду конденсатора і вихідна напруга таймера при подачі на його вхід послідовності запускаючих імпульсів показані на рис. 4. Рис. 4. Діаграми напруг таймера Тривалість вихідного імпульсу можна змінювати вибором номінальної величини ємності конденсатора С1 і зміною величини резистора R1 і R2. 3. Розрахункова частина Для генератора вибрати з каси елементів резистори R1 в діапазоні 47 кОм – 150 кОм, R2 в діапазоні 20 кОм – 51 кОм, конденсатор С1 в діапазоні 51 нФ – 150 нФ. Для вибраних елементів розрахувати параметри генератора за формулами (1) – (5). Для таймера вибрати з каси елементів резистор R2 в діапазоні 47 кОм – 150 кОм, конденсатор С1 в діапазоні 22 нФ – 51 нФ. Для вибраних елементів розрахувати параметри таймера за формулою (6). 4. Експериментальна частина Для експериментальної перевірки результатів розрахунку слід використати лабораторний стенд, в якому знаходяться базові і комбінаційні елементи цифрової техніки. Розміщення елементів генератора і таймера на стенді відповідає рис. 5. Мікросхеми таймерів вставлені в контакті колодки і до них підведено живлення через шини всередині стенду. Для перевірки параметрів генератора слід розмістити вибрані елементи в контактні гнізда так, як показано на рис.5а. З’єднати виводи мікросхеми “Uc”, “OUT” i “DIS” з входами зовнішнього осцилографа і увімкнути стенд . Порівняти характер отриманих осцилограм з рис.3. Виміряти за допомогою осцилографа часові проміжки t1, t2, t1+t2 і частоту коливань f. Визначити коефіцієнт заповнення імпульсів γ. Для перевірки параметрів таймера слід розмістити вибрані елементи в контактні гнізда так, як показано на рис.5б. Імпульси для запуску таймера слід сформувати генератором. Для цього резистор R1 генератора слід замінити резистором з номінальним опором в межах 0,51 кОм – 1,5 кОм. За допомогою провідника вивід “OUT” генератора з’єднати з входом “IN” таймера. З’єднати виводи мікросхеми “Uc”, “OUT” i “IN” з входами зовнішнього осцилографа і увімкнути стенд . Порівняти характер отриманих осцилограм з рис.4. Виміряти за допомогою осцилографа часовий проміжок t1. Рис. 5. Розміщення елементів генератора і таймера на стенді 5. Схемотехнічне моделювання Для схемотехнічного моделювання можна використати програми Multisim, Micro−Cap , та інші, в бібліотечних файлах яких є схема 555. Нижче приведено варіант схемотехнічного моделювання за допомогою програми Multisim. Модель таймера 555 розміщена у вікні Mixed. Нумерація виводів мікросхеми іде проти годинникової стрілки починаючи від виводу GND. Призначення виводів мікросхеми: 1 – GND – спільний (земля) 2 – TRI – тригер 3 – OUT – вихід 4 – RST – скидання 5 – CON – вхід керування 6 – THR – поріг 7 – DIS – розряд 8 – VCC – живлення Генератор неперервних коливань Скласти схему для моделювання, наведену на рис 6. Номінали резисторів R1 і R2 конденсатора С1 необхідно встановити відповідними до вибраних. З’єднати зі схемою осцилограф XSC1 і частотомір XFC1. Встановити у вікнах Sensitivity і Trigger частотоміра необхідні рівні напруг і перемкнути його на вимірювання тривалості імпульсу t1 і паузи t2 кнопкою Pulse (рис. 6). Рис. 6. Установки параметрів вимірювальних приладів Запустити програму і виміряти за допомогою частотоміра XFC1 і осцилографа XSC1 параметри імпульсної послідовності: часові проміжки t1, t2, t1+t2 і частоту коливань f. Порівняти отримані результати з виміряними і зробити висновки. Одновібратор Скласти схему для моделювання, наведену на рис. 7. Для формування запускаючих імпульсів слід використати генератор, розглянутий вище. Номінали резисторів R1, R3 і конденсатора С1 необхідно встановити відповідними до вибраних. Рис.7. Установки параметрів вимірювальних приладів Запустити моделювання і за допомогою кнопок Y position перемістити осцилограми входів А, В, С і D у зручне положення на екрані осцилографа. Виміряти за осцилограмою тривалість вихідного імпульсу t1. Результати розрахунків і вимірювання занести у таблицю 1 і визначити похибки між вимірюваннями і вимірюваннями і розрахунками. Таблиця 1 Пристрій Генератор Таймер Параметр t1, мс t2, мс T, мс f, кГц γ, % t1, мс Розрахунок Стенд Моделювання Похибка С/М, % Похибка Р/М, % 4. Вказівки до звіту Звіт повинен містити. Назву і мету роботи. Електричні схеми, що досліджуються, і короткий опис принципу її роботи. Необхідні розрахунки. Діаграми вхідних і вихідних напруг для усіх моделей та порівняння результатів досліджень (таблиця 1). Короткі висновки до роботи. Контрольні питання Основне призначення і структура інтегрального таймера. Пояснити принцип роботи таймера в режимі автогенератора. Пояснити принцип роботи таймера в режимі формування імпульсів заданої тривалості. Пояснити, чому тривалість генерованих імпульсів практично не залежить від значення напруги живлення таймера. Навести приклади пристроїв, у яких використовується таймер. Список літератури 1. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. − М.: Мир, 1982. Фолкенберри Л. Применение операционных усилителей и линейных ИС. − М.: Мир, 1985. Лабораторна робота №2 Дослідження логічних елементів і комбінаційних схем Мета роботи Метою роботи є дослідження операцій, які виконуються логічними елементами та комбінаційними схемами і ознайомлення з логічними функціями. Теоретична частина Теоретичною основою цифрової техніки є алгебра логіки (булева алгебра). Основним предметом алгебри логіки є твердження, про яке можна сказати, що воно істинне (позначають символом 1) або хибне (позначають символом 0). Використання апарату алгебри логіки у цифровій техніці базується на тому, що цифрові елементи характеризуються двома станами і через це можуть бути описані логічними (булевими) функціями. Логічна функція, число можливих значень якої і також кожної її незалежної змінної, дорівнює двом, є булевою. Булеві функції можуть залежати від однієї, двох і від п змінних і найчастіше функція позначається буквою Y. Кожна змінна може позначатися будь-якою літерою (наприклад, Х). Якщо значення змінної заперечується, то це позначається рискою над змінною. Булеві функції, які залежать від одного і двох аргументів називають елементарними, а схему яка здійснює елементарну логічну операцію, називають логічним елементом. Якщо кількість змінних дорівнює п, то кількість можливих двійкових функцій дорівнює . При збільшенні п кількість двійкових функцій різко зростає (при п = 3) вона дорівнює 256, при п = 5 перевищує 4 млрд.). Для однієї змінної кількість двійкових функцій дорівнює 4, для двох – 16. Множину функцій п змінних можна представити таблицею істинності або таблицею відповідності. Стовпці таблиці відводяться для 2п слів довжиною п, а рядки – для функцій. Множина функцій для однієї змінної y = f(x):п наведена в таблиці істинності 3.1. Таблиця 3.1 x 0 1 f(x) y0 0 0 0 y1 0 1 x y2 1 0 y3 1 1 1 Функції у0 = 0 і у3 = 1 не змінюють своїх значень при зміні аргументу, тобто є константами, у0 = х – це повторення. Єдиною оригінальною функцією є , яка називається запереченням або інверсією. З усіх 16 функцій двох змінних [1] тільки 8 є оригінальними, тобто залежними від х1 і х2. Назви логічних операцій, які реалізуються над двома змінними і стандартні графічні позначення основних логічних елементів приведені в таблиці 3.2. В останньому стовпці наведені графічні позначення логічних елементів комплементарної логіки на комплементарних польових транзисторах КМОН (CMOS). Таблиця 3.2 Заперечення (інверсія) НЕ Диз’юнкція АБО Заперечення (інверсія) диз’юнкції АБО НЕ Кон’юнкція І Заперечення (інверсія) кон’юнкції І НЕ Заперечення еквівалентності Виключне АБО Сума за модулем 2 Еквівалентність Еквівалентність Рівність З’єднання декількох основних елементів утворюють комбінаційну схему, функціонування якої описується таблицею істинності або у вигляді логічного виразу. Наприклад, у таблицю істинності для трьох змінних необхідно записати усі можливі комбінації, яких є 8, і у стовпці Y для істинного значення комбінації записується 1, для хибного – 0. Таблиця 3.3 є прикладом такої таблиці істинності. Таблиця 3.3 Х1 Х2 Х3 Y 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 У цій таблиці істинними комбінаціями є Функціонування комбінаційної схеми у вигляді логічного виразу є наступним: Дослідження логічних елементів здійснюється на лабораторних стендах УМ-11М, виконаних на стандартній промисловій елементній базі, яка дозволяє за рахунок зовнішньої комутації досліджувати крім елементарних і більш складні логічні функції. На лабораторних стендах також розміщені джерела напруг логічних рівнів з комутаторами, генератори частот 1,0 і 0,5 МГц, генератор одиничних імпульсів, оптичні індикатори логічних рівнів і клеми для підключення осцилографа. Усі з’єднання здійснюються за допомогою джемперів через гнізда на панелі стенду. 3. Зміст роботи Ознайомитися з розміщенням цифрових елементів на панелі стенду, органами керування та індикації станів елементів. За допомогою зібраної на стенді схеми дослідити функції, які виконуються наведеними у таблиці основними логічними елементами. На рис.3.1 наведена узагальнена схема підключень для дослідження логічного елемента. Рис.3.1. Схема для дослідження логічних елементів Стан входів і виходів елемента контролюється свіченням світлодіодних індикаторів V1…V3: логічна одиниця – свічення, логічний нуль - згасання. Перебір усіх вхідних кодових комбінацій здійснюється перемикачами S1 i S2. Верхнє положення перемикача відповідає логічній одиниці, нижнє – нулю. В якості логічного елемента D послідовно використовуються усі елементи таблиці Результати експериментальної перевірки оформляються у вигляді таблиці істинності табл.3.4: Таблиця 3.4. Х1 Х2 Y 0 0 0 1 1 0 1 1 Дослідження проводяться для кожного елемента таблиці 3.2. Експериментально дослідити комбінаційні схеми з трьома змінними, для чого зібрати заданий варіант схеми на стенді. Узагальнена схема з’єднань логічних елементів наведена на рис.3.2. Для заданого варіанту схеми за результатами експериментального дослідження складаються таблиці істинності. Рис.3.2. Дослідження комбінаційної схеми За експериментальними результатами записати логічні функції для двох виходів: Y1 і Y2. 4. Перевірка результатів дослідження Перевірка результатів дослідження комбінаційної схеми здійснюється шляхом моделювання за допомогою прикладної програми Multisim. Для перевірки одержаних результатів аналізу комбінаційної схеми слід відкрити програму Multisim і відкрити вікно з мікросхемами CMOS, з якого вивести на робочий стіл необхідні логічні елементи. Розмістити на столі генератор вхідних двійкових комбінацій від 000 до 111 Word Generator і аналізатор логічних сигналів Logic Analizer. Необхідно зібрати задану схему і, починаючи з 0 виходу, з’єднати генератор з входами заданої схеми і з першими входами аналізатора. Наступні входи аналізатора з’єднати з виходами комбінаційної схеми, як це показано на рис.3.3. Бажано для оперативного контролю входи і виходи схеми з’єднати з одиничними індикаторами Х. Відкрити вікно генератора (рис 3.4а) і клавішею Set відкрити вікно редагування Settings (рис.3.4б) . Натиснути кнопку Dec і у вікні Buffer Size встановити число вхідних комбінацій 8. Активізувати кнопку Up counter і закрити вікно клавішею Accept. При цьому буфер генератора заповниться кодовими комбінаціями починаючи з 0 і до значення 0007, що буде відображено у вікні генератора (або від 000 до 111 у двійковому вигляді). . Рис.3.3 На аналізаторі у вікні Cloks/Division встановити значення 8. При послідовному натисканні кнопки Step генератора на його виходах послідовно появляються кодові комбінації від 000 до 111. Рис. 3.4 Рис.3.5. Після натискання кнопки Cycle генератор видає кодові комбінації в автоматичному режимі. Вони відображаються низькими «0» і високими «1» рівнями у перших трьох рядках аналізатора (рис.3.5). У четвертому рядку відображається функція Y1, у п’ятому - функція Y2. Для моделювання комбінаційної схеми також можна використати прикладну програму MicroCap. 5. Зміст звіту Навести позначення основних логічних елементів з таблицями істинності для кожного з них. Навести умовне позначення комбінаційних схем і експериментально отримані для них таблиці істинності. Видрукувати осцилограми, отримані на аналізаторі логічних сигналів, для чого відкрити вікно Display Graphs, з якого вивести на друк необхідний матеріал. Порівняти між собою експериментальні результати і результати моделювання. Зробити висновки з проведеної роботи. 6. Контрольні запитання Які основні логічні елементи Ви знаєте? Що таке таблиця істинності? Як визначити кількість рядків таблиця істинності, якщо відома кількість змінних? Які функції виконують генератор слова і аналізатор при моделювання логічної схеми? Список рекомендованої літератури Бабич М.П., Жуков А.І. Комп’ютерна схемотехніка: Навчальний посібник. – К.: «МК-Прес», 2004. Карлащук В.И. Электронная лаборатория на IBM PC. Лабораторный практикум на базе Electronics Workbench и MATLAB. − М.: «Солон−Р», 2004. Короткий опис програми Electronics Workbench до лабораторних робіт з математичним моделюванням для студентів напряму 0907 “Радіотехніка”. / Укл. Проць Р.В., Яковенко І.Г. Львів: НУ”ЛП”, 2003. Розевиг В.Д. Система схемотехнического моделирования Micro-Cap V. − М.: «Солон−Р», 1997. Варіанти завдань Варіант Елемент D1 Елемент D2 Еквівалентність АБО Суматор за модулем 2 АБО Еквівалентність АБО НЕ Суматор за модулем 2 АБО НЕ Еквівалентність І Суматор за модулем 2 І Еквівалентність І НЕ Суматор за модулем 2 І НЕ АБО Еквівалентність АБО Суматор за модулем 2 АБО НЕ Еквівалентність АБО НЕ Суматор за модулем 2 І Еквівалентність І Суматор за модулем 2 І НЕ Еквівалентність І НЕ Суматор за модулем 2 Лабораторна робота №3 Дослідження методів мінімізації і реалізації булевих функцій 1. Мета роботи Метою роботи є вивчення методів мінімізації булевих функцій за допомогою карт Карно, діаграм Вейча і за допомогою прикладної програми Multisim. 2.Теоретичний вступ Логічну схему, яка реалізує заданий алгоритм перетворення сигналів, можна синтезувати безпосередньо за виразом, поданим у вигляді досконалої диз’юнктивної нормальної форми, тобто диз’юнкцією наборів елементарних кон’юнкцій однакового рангу (ДДНФ), або у вигляді досконалої кон’юнктивної нормальної форми, тобто кон’юнкцією наборів елементарних диз’юнкцій однакового рангу (ДКНФ). Важливим етапом проектування комп'ютерних схем є мінімізація булевих функцій, тобто знаходження таких їх виразів, які мають мінімальну кількість змінних. Мінімізація забезпечує спрощення практичної реалізації цифрових схем і побудови комп'ютеризованих систем. Для мінімізації функцій із числом змінних п ( 6 застосовують карти Карно або діаграм Вейча, які будують у вигляді таблиць з 2n клітинок з розміткою рядків і стовпчиків змінними. У програмі Multisim прийнято позначати змінні буквами алфавіту, а їх заперечення не рискою, а апострофом, тому такі позначення використані і викладі матеріалу інструкції. Карта Карно для функції чотирьох змінних F(A,B,C,D) показана на рис.4.1. Рядки карти позначені значеннями змінних A, B, а стовпчики — значеннями змінних C, D. Кожна клітинка карти Карно однозначно відповідає одному наборові таблиці істинності для функції чотирьох змінних (рис.4.1), або мінтермам цієї функції (рис.4.2). Рис. 4.1 Рис. 4.2 При мінімізації для кожного мінтерму, який входить у ДДНФ функції, ставиться одиниця, а інші клітинки не заповнюються. Наприклад, заповнення карти Карно для функції F(A,B,C,D) = A’BC’D’+ABC’D’+ABC’D+A’B’CD+A’B’CD’+A’BCD’+ABCD’+AB’CD’ показано на рис.4.3. Мінтерми в сусідніх клітинках карти Карно в рядку (з врахуванням верхніх і нижніх) або в стовпчику (з врахуванням крайніх) розрізняються значенням однієї змінної, що дозволяє виконувати операцію склеювання по цій змінній. Рис.4.3 Рис.4.4 Наприклад, на рис.4.3 мінтерми A’B’CD і A’B’CD’ відрізняються значенням змінної D, тому вони склеюються по ній і представляються кон'юнкцією трьох змінних A’B’C. Аналогічно для мінтермів A’B’CD’, A’BCD’, ABCD’ і AB’CD’ склеювання відбувається по змінних AB і одержують кон'юнкцію CD’. Аналогічним способом одержують кон'юнкцію BD’ і BC’D’. У результаті мінімізації функції F(A,B,C,D) одержують її мінімальний вираз Р = ABC’ + BD’ + A’B’C + CD’. Правила мінімізації. Мінімізація функції, перетвореної у ДДНФ, здійснюється за наступними правилами: Зображають карту Карно для п змінних і роблять розмітку її рядків і стовпчиків. У кожну клітинку таблиці, яка відповідає мінтерму функції, записують одиницю. Склеюванню підлягають прямокутні конфігурації, які заповнені одиницями і містять 2, 4 або 8 клітинок. Верхні й нижні рядки, крайні ліві і праві стовпчики карти ніби склеюються, створюючи поверхню циліндра. Множина прямокутників, які покривають усі одиниці, називається покриттям. Чим менше прямокутників і чим більше клітинок у прямокутниках, тим краще покриття. З декількох варіантів вибирають той, у якого менший коефіцієнт покриття z = r/s, де r — загальне число прямокутників, s — їхня сумарна площа в клітинках. Наприклад, для зображеного покриття (рис.4.3) маємо z = 4/8. Формули, отримані в результаті мінімізації, містять r елементарних кон'юнкцій (за числом прямокутників у покритті). Кожна кон'юнкція містить тільки ті змінні, які не змінюють свого значення в наборах, що склеюються у відповідному прямокутнику. Число змінних кон'юнкції називається її рангом. При склеюванні двох сусідніх клітинок одержують ранг кон'юнкції п-1, чотирьох клітинок − п-2 , восьми клітинок − п-3 і т.д. Для мінімізації булевих функцій використовують також діаграми Вейча, які аналогічні картам Карно і відрізняються від них способом розмітки клітинок: замість символів 0 і 1 використовують булеві позначення аргументів − A, B, C, D, та ін. (рис.4.4). 3.Порядок виконання роботи Розрахункова частина 3.1.1. Скласти таблицю істинності для заданої функції. 3.1.2. Занести значення функції у карту Карно (діаграму Вейча). 3.1.3. Виконати мінімізацію заданої функції за допомогою карти Карно (діаграми Вейча). 3.1.4. Оскільки лабораторний стенд зібраний на елементах І-НЕ, АБО-НЕ серії ТТЛ, то для зручності і спрощення реалізації схеми рекомендується перетворити мінімізований вираз відповідно до базису стенду. Рис.4.5 Для наведеного вище прикладу в результаті такого перетворення отримаємо: 3.1.5. Нарисувати схемну реалізацію одержаної функції. При виконанні схеми доцільно дотримуватися певного порядку: зліва наводяться вертикально розміщені шини вхідних сигналів. Необхідні шини з’єднуються через інвертори з вертикально розміщеними шинами інвертованих вхідних сигналів. Після них слід помістити елементи кон’юнкції. Такий підхід спрощує процес рисування і дозволяє зменшити можливість помилкових з’єднань. Приклад реалізації заданої функції приведено на рис.4.5. Експериментальна перевірка одержаних результатів 3.2.1. За допомогою джемперів зібрати одержану схему на стенді. 3.2.2. Входи схеми з’єднати з джерелами логічних сигналів і індикаторів рівня сигналів, вихід – з індикатором рівня вихідної напруги. 3.2.3. Подаючи за допомогою перемикачів на входи схеми усі можливі комбінації вхідних сигналів, записати таблицю істинності зібраної схеми і порівняти її з таблицею істинності, одержаної в розрахунковій частині. Побудова схемної реалізацію заданої функції на елементах НЕ, 2І, 2АБО за допомогою програми Multisim 3.3.1. Відкрити програму Multisim і вивести на робочий стіл логічний перетворювач (Logic Converter). 3.3.2. Ввести у вікно функцій (нижнє) логічного перетворювача (рис. 4.6) задану логічну функцію. 3.3.3. Для відображення у вікні логічного перетворювача таблиці істинності заданої функції натискаємо кнопку. Перевіряємо відповідність таблиці заданій функції. 3.3.4. Для отримання мінімізованої функції натискаємо кнопку . При цьому у вікні функцій появиться мінімізована функція. Порівнюємо результат мінімізації, з результатом, отриманим у п. 4.2. Рис. 4.6 3.3.5. Для побудови схемної реалізації мінімізованої функції на елементах НЕ, 2І, 2АБО натискаємо кнопку . При цьому на робочому столі появиться синтезована машинним способом принципова схема. Рис. 4.7 Рис.4.8 3.3.6. Вивести на робочий стіл генератор слова (Word Generator) і встановити у вікні Setting код кінця циклу Hex 000F або Dec 16 (рис. 4.7). Активізувати кнопку Up counter (Вверх)і закрити його кнопкою Accept. При цьому буфер екрану заповниться кодовими комбінаціями починаючи з 0 і до значення 000F або з 0 і до значення 15. 3.3.7. З’єднати останні 4 виводи генератора слова з входами A, B, C, D. 3.3.8. Вивести на робочий стіл логічний аналізатор (Logic Analyzer) і з’єднати його входи з входами A, B, C, D і виходом схеми (рис. 4.8). 3.3.9. Натискаючи кнопку Step у покроковому режимі перевірити, чи збігаються осцилограми логічного аналізатора з отриманою в п. 3.1.3. таблицею істинності. 4. Вказівки до звіту Звіт повинен містити: Назву і мету роботи. Задану функцію і таблицю істинності. Карту Карно і вираз для мінімізованої функції. Вираз для мінімізованої функції в базисі І-НЕ, АБО-НЕ і схему для її реалізації. Висновок за порівнянням результату експериментальної перевірки схеми на стенді з таблицею істинності. Електричну схему в базисі НЕ, 2І, 2АБО, одержану за допомогою програми Multisim. Осцилограми, одержані в результаті перевірки схеми, одержаної за допомогою програми Multisim. Висновок за порівнянням осцилограм з таблицею істинності. Контрольні питання Порядок запису значення мінтермів у карту Карно. Правила визначення об’єднань і запис їх координат. Побудова комбінаційної схеми за мінімізованою логічною функцією. Побудова комбінаційної схеми в базисі 2І-НЕ. Побудова комбінаційної схеми в базисі 2АБО-НЕ. Список літератури Бабич М.П., Жуков А.І. Комп’ютерна схемотехніка: Навчальний посібник. – К.: «МК-Прес», 2004. Цифрова техніка: Навчальний посібник / Б.Є. Рицар. − К.: НМК ВО, 1991. - 372 с. Основи цифрової мікросхемотехніки: Навчальний посібник / Б.О. Капустій, О.В. Надобко, Б.А. Мандзій. − К.: НМК ВО, 1992. − 152 с. Карлащук В.И. Электронная лаборатория на IBM PC. Лабораторный практикум на базе Electronics Workbench и MATLAB. − М.: «Солон−Р», 2004. Короткий опис програми Electronics Workbench до лабораторних робіт з математичним моделюванням для студентів напряму 0907 “Радіотехніка”. / Укл. Проць Р.В., Яковенко І.Г. − Львів: НУ”ЛП”, 2003. Додаток Перелік завдань до лабораторної роботи Мінімізувати і синтезувати схемні рішення наступних логічних функцій: A'B'C'D'+A'BC'D'+ABC'D'+AB'C'D'+ABCD'+AB'CD'+ABC'D+ABCD A'B'C'D'+A'B'C'D+A'B'CD'+A'B'CD+A'BC'D'+A'BCD'+AB'C'D'+ABC'D' A'B'CD+A'BC'D+A'BCD+AB'CD'+AB'CD+ABC'D+ABCD'+ABCD A'B'C'D+A'B'CD'+A'B'CD+A'BC'D'+A'BCD'+AB'C'D+AB'CD'+AB'CD+ABC'D'+ABCD' A'B'C'D'+A'B'C'D+A'B'CD'+A'BC'D'+A'BC'D+AB'C'D'+AB'CD'+AB'CD+ABCD'+ABCD A'B'C'D'+A'B'C'D+A'B'CD'+A'B'CD+A'BC'D+AB'C'D'+AB'C'D+AB'CD'+ABC'D A'BC'D'+A'BC'D+A'BCD'+A'BCD+ABC'D'+ABCD'+ABCD A'B'C'D'+A'B'C'D+A'B'CD+A'BC'D+AB'C'D'+AB'C'D+AB'CD+ABC'D A'B'C'D'+A'B'CD'+A'BC'D'+A'BC'D+A'BCD'+A'BCD+ABCD'+ABCD A'B'CD'+A'B'CD+A'BC'D'+A'BCD'+A'BCD+ABC'D'+ABC'D+ABCD'+ABCD A'B'C'D'+A'BC'D'+A'BC'D+A'BCD'+A'BCD+AB'C'D'+AB'C'D+AB'CD'+AB'CD+ABC'D' A'BC'D'+A'BC'D+AB'C'D'+AB'C'D+ABC'D'+ABC'D+ABCD'+ABCD A'B'C'D'+A'B'C'D+A'B'CD'+A'B'CD+A'BCD+AB'CD+ABC'D'+ABC'D+ABCD'+ABCD A'B'C'D'+A'B'C'D+A'B'CD+A'BC'D'+A'BC'D+A'BCD'+A'BCD+AB'C'D+AB'CD A'B'C'D'+A'B'C'D+A'B'CD'+A'BC'D'+A'BC'D+A'BCD'+A'BCD+AB'CD'+ABCD'+ABCD Лабораторна робота №4 Дослідження перетворювачів кодів на шифраторах і дешифраторах Мета роботи Метою роботи є дослідження методів побудови перетворювачів двійкових кодів на дешифраторах і шифраторах і моделювання перетворювача кодів на промисловій елементній базі. Теоретичний вступ Перетворювачем коду називається функціональний вузол, призначений для перетворення двійкового коду з однієї форми в іншу. Перетворювачі кодів відносяться до функціональних вузлів комбінаційного типу, які характеризуються однозначною відповідністю вихідних сигналів до вхідних і не залежать від послідовності їх зміни. Для побудови перетворювача коду повинна бути задана вся множина вхідних кодів і відповідний до них набір вихідних кодів. Перетворювачі кодів будуються на основі логічних елементів, або на основі постійних запам’ятовуючих пристроїв, у які записується таблиця перетворення вхідних слів у вихідні. До комбінаційних схем, якими здійснюються перетворення кодів, відносяться шифратори і дешифратори, мультиплексори і демультиплексори, пристрої зсуву чисел, комбінаційні суматори, цифрові компаратори та ін. Основою для побудови перетворювача коду є таблиця істинності, у яку записується повний набір вхідних і відповідний до них набір вихідних слів. Якщо вхідні і вихідні слова записані двійковими символами, то синтез перетворювача коду зводиться до знаходження для кожного розряду вихідного слова булевої функції, яка встановлює зв'язок даного розряду з вхідними наборами двійкових змінних. Після мінімізації функції за допомогою карт Карно одержана функція перетворюється до вигляду, зручного для реалізації у заданому або вибраному базисі. Окремим видом перетворювачів кодів є поєднання дешифратора і шифратора. Дешифратором називається функціональний вузол, призначений для перетворення кожної комбінації двійкового коду у керуючий сигнал лише на одному із своїх виходів. Двійковий код, який вміщує тільки одну одиницю, а решта змінних є нулями, називається унітарним. У загальному випадку дешифратор має п входів і m = 2n виходів, де п – кількість розрядів входу,

Методичні вказівки до виконання дипломних та магістерських кваліфікаційних робіт Цифрова схемотехніка

Maximum1

01.11.2018 23:11-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись