DevioLabавтоматичне керування капіталом
ПРАЦЮЄ 24/7
КРИПТОВАЛЮТИ · АКЦІЇ · 10 БІРЖ

Портфель, який керується автоматично

DevioLab підбирає стратегії, відстежує ринки та автоматизує купівлю і продаж активів. Кількість доступних криптовалют, акцій і торгових можливостей зростає щодня.

10підключених біржCrypto + Stocksв одному портфелі24/7автоматичний контроль

Побудова функціональної схеми процесорів архітектури RISC CPU

Інформація про навчальний заклад

ВУЗ:
Національний університет Львівська політехніка
Інститут:
Інститут комп’ютерних наук та інформаційних технологій
Факультет:
Комп’ютерні науки
Кафедра:
Кафедра програмного забезпечення

Інформація про роботу

Рік:
2018
Тип роботи:
Звіт до лабораторної роботи
Предмет:
Комп’ютерні системи
Група:
КН-31
Коротко про документ

Про що ця робота

У документі наведено звіт до лабораторної роботи щодо побудови функціональної схеми процесорів архітектури RISC CPU. Описано практичне розширення базової архітектури та розробку нових функціональних модулів.

У роботі розглядаються

  • RISC CPU
  • Архітектура процесорів
  • Функціональна схема
  • HP-PA
  • Комп'ютерні системи
  • Мікропроцесорна архітектура
  • Програмна модель

Зміст і розділи

  1. Мета роботи
  2. Хід роботи
  3. Теоретичні відомості HP-PA
  4. Висновок
Для кого:Студенти технічних спеціальностей вищих навчальних закладів, які вивчають комп'ютерні архітектури та системне програмування.
Викладачі:Не вказано

Ключові поняття

RISCCPUHP-PAФункціональна схемаАрхітектураБлок обчисленьКеш інструкційЛабораторна робота

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти і науки України Національний університет “Львівська політехніка” / Звіт До Лабораторної роботи №6 З дисципліни: «Комп'ютерні системи» на тему: «Побудова функціональної схеми процесорів архітектури RISC CPU» Мета роботи: Навчитись розробляти нові функціональні модулі з метою розширення функціонування базової архітектури процесорів RISC, що відповідає програмній моделі, а також створення функціональної схеми. Хід роботи Вибір варіанту: (6 mod 7) + 1 = 7 (HP-PA) Теоритичні відомості Hewlett-Packard's PA-RISC: PA-RISC — мікропроцесорна архітектура, розроблена компанією Hewlett-Packard. Як випливає з назви, це RISC-архітектура; PA означає Precision Architecture (укр. точна архітектура). Іноді цю архітектуру називають HP/PA (Hewlett Packard Precision Architecture). Архітектура була представлена ​​26 лютого 1986 року, коли були випущені перші моделі HP 3000 Series 930 та HP 9000 Model 840 оснащені першою реалізацією архітектури - TS1. HP припинила продажі машин HP 9000, заснованих на PA-RISC, в кінці 2008 року. Підтримка серверів на процесорах PA-RISC продовжена до 2013 року. Передбачається, що нові машини, засновані на Itanium, зможуть замінити PA-RISC. / Рис.1 HP-PA structure / Рис.1 Мікропроцесори архітектури HP-PA Хід роботи: Розширення кількісті операцій в блоці обчислень : / Додавання прапорців в блоці обчислень та main.cpp: / / / Зміни в кеші для інструкцій: / Зміни в кеші для даних: / Змінив назви сигналів в DECODE_BLOCK і EXEC_BLOCK: / / / /  Рис.3 Функціональна схема RISC CPU Висновок: на даній лабораторній роботі я побудував функціональну схему RISC CPU згідно програмної моделі.
Допоможи студентському архіву

Ми допомогли тобі — допоможи наступному студенту

Файл ще не обрано

Оголошення від адміністратора

Антиботан аватар за замовчуванням

Подякувати Студентському архіву довільною сумою

Admin

26.02.2023 12:38

Дякуємо, що користуєтесь нашим архівом!