Побудова функціональної схеми процесорів архітектури RISC CPU. Звіт до лабораторної роботи з Комп’ютерні системи . Робота № 530614

Перехід до торгівельного партнера Binance

Побудова функціональної схеми процесорів архітектури RISC CPU

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Факультет:

КН

Кафедра:

Не вказано

Інформація про роботу

Рік:

2018

Тип роботи:

Звіт до лабораторної роботи

Предмет:

Комп’ютерні системи

Завантажити

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти і науки України Національний університет “Львівська політехніка” / Звіт До Лабораторної роботи №6 З дисципліни: «Комп'ютерні системи» на тему: «Побудова функціональної схеми процесорів архітектури RISC CPU» Мета роботи: Навчитись розробляти нові функціональні модулі з метою розширення функціонування базової архітектури процесорів RISC, що відповідає програмній моделі, а також створення функціональної схеми. Хід роботи Вибір варіанту: (6 mod 7) + 1 = 7 (HP-PA) Теоритичні відомості Hewlett-Packard's PA-RISC: PA-RISC — мікропроцесорна архітектура, розроблена компанією Hewlett-Packard. Як випливає з назви, це RISC-архітектура; PA означає Precision Architecture (укр. точна архітектура). Іноді цю архітектуру називають HP/PA (Hewlett Packard Precision Architecture). Архітектура була представлена 26 лютого 1986 року, коли були випущені перші моделі HP 3000 Series 930 та HP 9000 Model 840 оснащені першою реалізацією архітектури - TS1. HP припинила продажі машин HP 9000, заснованих на PA-RISC, в кінці 2008 року. Підтримка серверів на процесорах PA-RISC продовжена до 2013 року. Передбачається, що нові машини, засновані на Itanium, зможуть замінити PA-RISC. / Рис.1 HP-PA structure / Рис.1 Мікропроцесори архітектури HP-PA Хід роботи: Розширення кількісті операцій в блоці обчислень : / Додавання прапорців в блоці обчислень та main.cpp: / / / Зміни в кеші для інструкцій: / Зміни в кеші для даних: / Змінив назви сигналів в DECODE_BLOCK і EXEC_BLOCK: / / / / Рис.3 Функціональна схема RISC CPU Висновок: на даній лабораторній роботі я побудував функціональну схему RISC CPU згідно програмної моделі.

Звіт до лабораторної роботи Комп’ютерні системи

slou

24.11.2018 16:11-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись