Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
КН
Кафедра:
Кафедра автоматизованих систем управління
Інформація про роботу
Рік:
2006
Тип роботи:
Лабораторна робота
Предмет:
Схемотехніка комп’ютерів
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ "ЛЬВІВСЬКА ПОЛІТЕХНІКА"
Інститут комп’ютерних наук і інформаційних технологій
Кафедра автоматизованих систем управління
Арифметико-логічні пристрої
Лабораторна робота № 4
з дисципліни
"Схемотехніка комп’ютерів"
Львів – 2006
Мета роботи – ознайомлення з принципами побудови та дослідження режимів роботи арифметико-логічних пристроїв.
1. Короткий опис і умовне позначення мікросхеми К155ИП3
Арифметико-логічні пристрої (АЛП) є основною складовою частиною процесорів і призначені для виконання операцій над машинними словами (числами, командами, кодами). Узагальнена структура АЛП показана на рис.1, де СУ – схема управління, Бл.Рг. – блок регістрів, Сх.Контр. – схема контролю, Опер.Бл. – операційний блок.
Рис.1. Узагальнена структура АЛП.
Набір операцій, що виконує АЛП, повинен володіти функціональною повнотою для того, щоб з його допомогою можна було б реалізувати будь-який обчислювальний алгоритм. Мінімальний набір операцій, який забезпечує функціональну повноту, включає всього чотири операції: пересилання, додавання з +1 або -1, умовний перехід за співпаданням слів і безумовний перехід. Для підвищення швидкодії і спрощення програмуваня в більшості випадків в набір операцій вводиться надлишковість. При всій різновидності операцій, які є в сучасних АЛП, до їх складу завжди входять чотири основні арифметичні операції та найважливіші логічні операції. Набір операцій, що виконує АЛП, є важливою його характеристикою.
За способами виконання обчислень АЛП діляться на послідовні, паралельні і послідовно-паралельні. Паралельні АЛП використовуються в основному в швидкодіючих процесорах. Дані АЛП забезпечують високу швидкодію і потребують для своєї реалізації великих апаратних витрат. Значно менших апаратних витрат потребують для своєї реалізації послідовні і послідовно-паралельні АЛП. Дані АЛП використовуються в процесорах з жорсткими вимогами до габаритів і споживаної потужності.
За формою представлення чисел розрізняють АЛП з плаваючою комою, АЛП з фіксованою комою та АЛП, що працюють як з плаваючою так, і з фіксованою комою.
Сучасні АЛП будуються на базі великих інтегральних схем (ВІС). Одним з варіантів реалізації АЛП на ВІС є реалізація його основних функціональних вузлів у вигляді ВІС.
Мікросхема К155ИП3.
Мікросхема К155ИП3 – чотирирозрядна комбінаційна секція операційних блоків АЛП. Вона забезпечує виконання над командами А4, А3, А2, А1 і В4, В3, В2, В1 16 порозрядних логічних операцій і 16 арифметичних операцій. Структура, умовне позначення і нумерація виводів мікросхеми показані відповідно на рис.2, 3а 3б. Для отримання максимальної швидкодії при виконанні арифметичних операцій в мікросхемі К155ИП3 є внутрішня схема прискореного переносу.
Рис.3 а) Умовне графічне позначення; б) нумерація виводів мікросхеми.
Переключення мікросхеми на виконання або логічних, або арифметичних операцій здійснюється сигналом на вході М. Коли на вході М сигнал високого рівня (М=1), то в мікросхемі блокуються міжрозрядні переноси і в залежності від комбінації сигналів на входах S3, S2, S1, S0 може порозрядно виконуватись будь-яка 16 логічних операцій. Якщо на вході М сигнал низького рівня (М=0), то мікросхема в залежності від комбінації сигналів на входах S3, S2, S1, S0 може виконувати з врахування міжрозрядних переносів будь-яку з 16 арифметичних операцій. Сигнал на вході Сn є зовнішнім вхідним переносом для мікросхеми. Цей вхід використовується коли розрядність слів, що обробляються перевищує 4. Результати виконання логічних і арифметичних операцій отримуються на виходах Z4, Z3, Z2, Z1. на виході Cn+4 формується сигнал вихідного переносу (після чотирьох розрядів), який можна використовувати як вхідний для наступної мікросхеми. На виходах G i P формуються функції генерації та передачі переносу, які можуть використовуватись при побудові багаторозрядних швидкодіючих АЛП з використанням мікросхем прискореного переносу. Вихід А=В є виходом компаратора, що здійснює порівняння слів А і В. При цьому мікросхема працює в режимі віднімання А-В (S3=0, S2=1, S1=1, S0=0). Якщо А=В, то в усіх розрядах вихідного слова будуть нулі, що забезпечить формування на виході А=В лог.1 згідно виразу:
1. Схеми комутації мікросхеми К155ИП3 для наших дослідів.
3. Таблиці відповідності значень на входах мікросхеми К155ИП3 значенням на на виходах для відповідних кодів операцій.
Номер стану
Код операції
Режим роботи
S3
S2
S1
S0
М=1
Логічні операції
Результат
додатня логіка
Результат
0
0
0
0
0
1010
1
0
0
0
1
1010
2
0
0
1
0
0000
3
0
0
1
1
0
0
4
0
1
0
0
1011
5
0
1
0
1
1011
6
0
1
1
0
0001
7
0
1
1
1
0001
8
1
0
0
0
1110
9
1
0
0
1
1110
10
1
0
1
0
B
0100
11
1
0
1
1
AB
0100
12
1
1
0
0
1
1
13
1
1
0
1
1111
14
1
1
1
0
0101
15
1
1
1
1
A
0101
Номер стану
Код операції
Режим роботи
S3
S2
S1
S0
М=0
Арифметичні операції
Результат
Сn =1 без переносу
0
0
0
0
0
A
0101
1
0
0
0
1
0101
2
0
0
1
0
1111
3
0
0
1
1
-1
-1
4
0
1
0
0
A+
0110
5
0
1
0
1
0110
6
0
1
1
0
A-B-1
0000
7
0
1
1
1
-1
0000
8
1
0
0
0
A+AB
0101
9
1
0
0
1
A+B
1001
10
1
0
1
0
()+AB
0011
11
1
0
1
1
AB-1
0011
12
1
1
0
0
A+A
1010
13
1
1
0
1
()+A
1010
14
1
1
1
0
()+A
0100
15
1
1
1
1
A-1
0100
Висновок: на даній лабораторній роботі я навчився працювати з арифметико-логічним пристроєм на базі мікросхеми К155ИП3, засвоїв арифметичні та логічні операції які наявні в арсеналі даної мікросхеми.
17.07.2020 14:07-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора