Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2024
Тип роботи:
Лекція
Предмет:
Мікропроцесорна техніка
Частина тексту файла (без зображень, графіків і формул):
Область застосування мікропроцесорної техніки.
Побутова техніка;
ПК які використовуються в побуті, наукових дослідженнях, на виробництві та інших сферах;
Системи управління технологічними процесами;
Інформаційно вимірювальна техніка;
Технічні системи загального призначення (військова техніка, авіція, бортрві комп’ютери).
Системи зв’язку.
Елементною базою мікроароцесорних систем є н/п пристрої.
Основні властивості.
Програмованість мікропроцесора;
Малі габарити;
Ціна;
Надійність.
Класифікація мікропроцесорів.
Універсальність програмованого процесу для ЕОМ.
Високоінтегрованість однокристального мікропроцесора для систем обробки та керувань;
Однокристальні мікро-ЕОМ , використовується для проектування вбудованих мікропроцесорних систем;
Сигнальні процесори;
Мультимедійні;
Трансп’ютери;
Нейропроцесори.
Основні характеристики мікропроцесорів.
Відповідність характеристик мікропроцесорів для реалізації функціональних можливостей мікропроцесорних систем;
Конструеторсько-технологічні характеристики:
а) пристрої для лабораторної експлуатації (0 – +70С)
б) індустріальний варіант (-40 – +70С)
в) військовий варіант (-55 – +85С)
г) автомобільний (-55 – +125С)
Ееономічні параметри.
Основні технічні характеристики мікропроцесорних систем.
Внутрішня структура процесора, яка відображає основні функції вузлів мікропроцесора;
Робоча частота ядра (max, min, номінальна);
Розрядність мікропроцесора;
Напруга живлення;
Програмна модель (відображає характеристики засобів які доступні програмісту для розробки програмного забеспечення):
структура пам’яті (програмна пам’ять, пам’ять користувача, оперативна пам’ять даних, адресний простір);
програмнодоступні регістри ядра та переферії комп’ютера;
характеристика системи команд.
Внутрішня структура мікропроцесора
Основою мікропроцесора є так зване мікропроцесорне ядро
Структура ядра
EMBED Visio.Drawing.6
Операційний пристрій – призначений для обробки дискретної інформації відповідно до програм що зберігаються в програмній пам’яті мікропроцесора.
Пристрій керування – призначений для формування керуючих сигналів, що забезпечують вибір команд з програмної пам’яті та даних з пам’яті даних, декодування коду операцій команд і забезпечення функціонування основних вузлів мікропроцесора згідно коду команди.
Блок регістрів, включає регістри загального призначення, які використовуються при обробці інформації, ряд регістрів спеціального призначення, що забезпечують функціонування мікропроцесора, та регістри окремих функціональних вузлів мікро - процесора (регістр ознак, лічильник команд, регістр команд, регістри тестування, регістри для реалізації програмно – апаратного налагодження).
Внутрішній інтерфейс, забезпечує обмін інформацією між вузлами МП. Від розрядності внутрішніх ліній даних інтерфейсів залежить їх продуктивність.
Зовнішній інтерфейс, забезпечує обмін інформації між ядром та зовнішніми компонентами МП системи. Лінії зовнішнього інтерфейсу можна розділити на три групи : ША, ШД, ШК.
З метою мінімізації числа контактів на корпусі, лінії зовнішнього інтерфейсу та спеціальні лінії окремих команд можуть бути мультиплексовані.
Розрядність мікропроцесора визначається розрядністю оперативного пристрою. Не слід плутати розрядність мікро процесора з розрядністю ШД.
Узагальнена структура МК.
EMBED Visio.Drawing.6
Опис вузлів
Вузол синхронізації призначений для формування тактових сигналів, які забезпечують функціонування усіх вузлів МП. Він може бути побудований на базі елементів: кварцовий транзистор, або на базі RCланки або LC-ланки. Тактові сигнали можуть прийматися від зовнішнього джерела. Вузол синхронізації може бути побудований на базі синхронізації PLL. Ця схема дозволяє формувати високо частотні тактові сигнали на базі генератора з низькою частотою.
Пам’ять програм використовується для зберігання машинних кодів програми.
Вона може бути виконана у вигляді ROM (не перепрограмована постійна пам’ять)
В пам’яті типу ROM може зберігатися підпрограма Boot(програма завантаження)
Звертання до неї може відбуватися після початкового скиду.
Пам’ять типу Flesh. Перепрограмована пам’ять яка зберігає дані після відключення живлення. Термін зберігання інформації до 100 років. Кількість перепрограмувань до 1 000 000 раз.
Пам’ять типу RAM є найбільш швидкодіючою
Пам’ять констант використовується для зберігання постійної інформації, яка може бути змінена в процесі функціонування МП системи.
RAM data оперативний запам’ятовувальний пристрій, при виключенні якого дані вже є недоступні.
Вузол переривання призначений для прийому запитів від внутрішніх вузлів МП та по зовнішніх лініях.( і забезпечує програмування). Запити на переривання розділяють на два типи масковані(INT) немасковані(MNI)
Масковані переривання можуть бути програмним шляхом заборонені. Немасковані заборонити перервати не можливо
КПДП (канал прямого доступу до пам’яті)- використовується для забезпечення обміну в режимі прямого доступу між компонентами і основною пам’яттю.
Таймери – програмовані подільники частоти. Таймер Формує запити переривання типу INT.
Паралельні порти для прийому передачі дискретної інформації. Ці порти мають можливість побітового управління.
Послідовні інтерфейси - порти для послідовного обміну інформації.
UART – універсальний асинхронний приймач/передавач
ESSI – розширений синхронний інтерфейс
I2 C - використовується для зв’язку пам’яті з ядром
USB - вбудований USB порт
ЦАП –цифро-аналоговий перетворювач (на кристалі їх переважно 2)
WDT – спеціальний таймер використовується при пере запуску МП при зависанні, формує внутрішній сигнал RESET.
Він працює від тактового генератора.
(Він запрограмований на 2 сек. і в певні точки програми треба запрограмувати скид WDT в “0” щоб не відбулось скиду.)
PSM (Монітор живлення) – вузол який контролює напругу живлення. Якщо напруга живлення виходить за встановлені межі тоді формується переривання.
Універсальна структура мікро ЕОМ
EMBED Visio.Drawing.6
Призначення вузлів
Вузол ЦП є ядром мікро ЕОМ і призначений для реалізації операцій обробки інформації. Він формує основні магістралі, на які в процесі функціонування ЕОМ видається адресна інформація, дані, передаються та приймаються сигнали керування.
Якщо мікро ЕОМ працює в режимі прямого доступу до пам’яті то лінії адресних даних і керування відключаються від системної магістралі.
Розрядність ліній адресу визначають об’єм фізичної пам’яті. Дво направлені лінії даних . Напрям передачі інформації визначається типом операції передачі (чит./зап.) та сигналами керування.
Reset- сигнал початкової установки і може формуватися із зовнішнього джерела або ЦП. Після подачі сигналу Reset ЦП починає вибір 1-о слова команди із заданої комірки.
EMBED Equation.3 – Memory read, формується ЦП при виконанні команд читання з програмної пам’яті та пам’яті даних.
EMBED Equation.3 – Memory write, сигнал запису в пам’ять.
EMBED Equation.3 – Input output read, сигнал запиту з зовнішнім пристроєм.
HOLD– захоплення шин для обміну в режимі прямого доступу. Цей сигнал формується каналом прямого доступу і приводить до відключення ліній адрес, даних та керування від системної магістралёі. Після відключення ліній ЦП видає сигнал підтвердження (HLDA). Поява сигналу HLDA вказує на те що ЦП відключене від системної магістралі і канал прямого доступу може використовувати системну магістраль для організації обміну в режимі прямого доступу.
INT – лінії переривання.
EMBED Equation.3 – підтвердження переривання. Використовується для передавання в зовнішній контролер переривань сигналу читання вектора переривань
NMI – запит немаскованих переривань.
ПЗП – це постійна пам’ять, що використовується для постійного зберігання даних, і при виключенні живлення.
ОЗП – пам’ять типу RAM використовується для зберігання програм і даних, але при виключенні живлення інформація руйнується.
EMBED Visio.Drawing.6
Підсистема в/в. Забезпечує обмін інформацією між основною пам’ятю мікро-ЕОМ та зовнішніми компонентами мікропроцесорної системи.
Програмна модель міеропроцесора.
Програмна модель – це засоби які представлені програмісту для реалізації програм.
Структура адресного простору різних процесорів є різною. (Для прикладу наведемо програмну модель процесора Intel)
EMBED Visio.Drawing.6
Таблиця переривань: в цій області зберігається інформація для формування адресу підпрограми обробки переривань. Як правило область таблиці переривань покриває RAM, є можливість у процесі роботи змінювати вектори.
Зона RESET: використовується для зберігання команд передачі керування.
Це адресний простір для команд В/В, які дозволяють звертатися до зовнішніх пристроїв із байтовою адресацією.
Адресний простір I/O:
EMBED Visio.Drawing.6
Програмно доступні регістри.
- Регістри загального призначення
- Вказівник вершини стеку
- Базовий регістр
- Індексні регістри
- Сегмент команд
- Сегмент даних
- Стеків сегмент
- Додатковий сегмент даних
- Програмний лічильник
EMBED Visio.Drawing.6
Регістр ознак.
EMBED Visio.Drawing.6
OF – переповнення розрядної сітки;
DF – визначає напрям обробки ланцюжків даних;
IF – дозвіл переривання (цей біт дозволяє або забороняє масковані переривання які поступають по лініях INT);
TF – признак покрокового режиму виконання команди (TF=’1’ – після виконання кожної команди відбувається переривання на трасування програми);
SF – біт знаку;
ZF – признак нуля;
AF – перенос із тетради при виконанні операцій десяткової арифметики;
PF – признак парності (встановлюється при парній кількості ‘1’ в байті);
CF – перенос із старшого розряду.
Одержання фізичної адреси.
EMBED Visio.Drawing.6
SFR – спеціальні функціональні регістри (це група регістрів які задають відповідні режими функціонування ядра).
Внутрішня структура 80С186ЕА/188ЕА.
EMBED Visio.Drawing.6
Основою МП – є ядро типу 8086
Регістр команд у ядрі представляється у вигляді черги команд, тобто є декілька регістрів, які заповняються з програмної пам’яті, яка розміщена у єдиному адресному просторі.
Типовим вузлом МП – вузол синхронізації працює на базі тактового генератора з зовнішнім кварцовим генератором. Має можливість прийому зовнішніх синхро сигналів. Вузол синхронізації забезпечує вихід на зовні осцелятора через проміжний буфер. Забезпечує форму вихідної таблиці сигналів, що подаються на компоненти МП. Приймає сигнал початкової установки.
Вузол апаратної готовності приймає 2 сигнали, які дозволяють призупинити функціонування МП, тбто перевести його в стан очікування. Який використовується для синхронізації роботи МП з повільним зовнішнім пристроєм чи пристроєм пам’яті.
Вузол зпряження з арифметичним процесором 80С187
Арифметичний процесор і основний процесор можуть працювати паралельно.
Вузол переривань
INT – маскований запит переривань.
EMBED Equation.3 – підтвердження переривання.
Канал прямого доступу до па’мяті
Таких каналів є 2. DRQ – це лінія запиту по КПД. HOLD i HLDA – сигнали, які дозволяють відключити лінії МП від системної магістралі.
Вузол EMBED Equation.3 (вибору кристалу) - цей вузол програмований. Сигнал EMBED Equation.3 можна змінювати програмним чином.
Вузол таймерів (2 16 – розрядні таймери). Таймери можуть працювати з зовнішніми сингналами і видавати сигнал поділу на зовнішні лінії.
Розробка схеми електричної функціональної.
EMBED Visio.Drawing.6
CLKIN – використовує або зовнішню синхронізацію, або кватцовий резонатор
CLKOUT – використовується для синхронізації периферійних компонентів.
EMBED Equation.3 – входить сигнал початкового скиду. Ланка R1, C3 необхдні, щоб при включенні живлення формуавався сигнал скиду. Лінія RESIN є асинхронна.
RESOUT – виходить сигнал початкового скиду.
SRDY, ARDY, EMBED Equation.3 – лінії апаратної та програмної готовності. SRDY, ARDY – лінії апаратонї готовності. Подання “0” приводить до переходу МП у стан очікування, що триває доти, доки не повиться на цих лініях “1”. У стані очікування МП не виконує команд і не вибирає їх з пам’яті. Сигнали на лінії адресних даних та керування активні і утримуються у фікіксованому стані, тобто якщо на шину адрес виставити певну адресу і на SRDY чи ARDY подати “0”, то адреса не змінить синхронізації процесора з повільною пам’ятю чи повільним зовнішнім пристроєм. Затримка на задану кількість тактів визначає швидкодію пам’яті і прцесора.
EMBED Equation.3 – лінія прграмної готовності. Стан та лінія EMBED Equation.3 опитується командою WAIT. Це опитування здійснюється із періодом 5 машинних тактів, тобто це є най швидший аналізстану лінії.
INT0, INT1 – лінії запиту маскованих переривань.
EMBED Equation.3 , EMBED Equation.3 – мультиплексовані лінії.
NMI – лінія немаскованих переривань. Використовує зовнішні контролери переривань.
HOLD, HDLA, DRQ0, DRQ1 – для організації ДКПДП. HOLD та HDLA – целінії внутрішнього каналу.
186ЕА
EMBED Visio.Drawing.6
EMBED Equation.3 , A19 – A16 - група сигналів призначених для передачі адрес і
AD15 – AD0 даних.
EMBED Equation.3 – лінія признаку старшого байта.
А19 – А16 – старший розряд адресу.
AD15 – AD0 – мультиплексовані лінії адресу – даних. У першому такті машинного циклу звертається до шини на лінії адресу – даних виставляючи 16 молодших розрядів адресу пам’яті або зовнішнього пристрою. У наступних тактах машинного циклу лінії використовують для передачі/прийому даних з зовнішніх пристроїв.
188ЕА EMBED Equation.3 – немає (або шина 8 розрядна)
Сигнали керування
ALE – використовується як строб на кінцеву адресу. Сигнал вказує, що на відповідній лінії знаходиться адреса комірки пам’яті чи зовнішньогопристрою. По цьому сигналу адрес повинен бути записаний у відповідному регістрі.
EMBED Equation.3 /R – вказує напрям передачі інформації по шині адрес – даних.
Якщо “1” – МП передає інформацію
“0” – приймає інформацію
EMBED Equation.3 – сигнал активізації зовнішніх шинних формувачів.
EMBED Equation.3 , EMBED Equation.3 – сигнали що задають команди читання/запис.
EMBED Equation.3 – блокування звертання до системної магістралі при виконанні команд з префіксом lock. При виконанні деяких команд є можливість захопити прцесорові системну магістраль, і не давати її в розпорядження іншим вузлам МП.
EMBED Equation.3 , EMBED Equation.3 , EMBED Equation.3 – видається інформація стану, яка використовується системним контролером для формування сигналу керування системної магістралі.
Сигнали вибору кристалу
EMBED Equation.3 – лінія вибору кристалу, яка прграмується, початкова адреса від 0 і далі. Використовується для звертання до оперативної пам’яті. Кінцева адреса здається в процесі ініціалізації МП шляхом запису у відповідний регістр.
EMBED Equation.3 – вибір кристалу. Працює від FFFFF до зони ХХХХХ. Ця зона для мікросхеми типу ROM, що зберігає програму початкової ініціалізації.
EMBED Equation.3 – EMBED Equation.3 – 4 лінії вибору кристалу при звертанні до пам’яті. Використовуючи при розширенні пам’яті, ще декількамікросхем пам’яті їх адресні зони програмуються.
EMBED Equation.3 - EMBED Equation.3 – лінії вибору кристалу периферійних пристроїв.
Зовнішні лінії таймерів
Ті0, То0, Ті1, То1 Таймер може працювати від внутрішнього синхронізатора
Планування схеми електричної функціональної
Формування МА
Формування МD
Формування МК
EMBED Visio.Drawing.6
Часові діаграми вузла синхронізації
EMBED Visio.Drawing.6
Адрес зберігається лише протягом тактів Т1, Т2 далі шина використовується для даних.
OSCOUT – використовується при підключенні кварцового резонатора
CLKOUT – вихідний сигнал тактової частоти, використовується для синхронізації внутрішніх вузлів. Це основний тактовий сигнал. Tw – такт очікування.
CLKOUT може розділятися на такти машинного циклу. Такти Т1 – Т4 - такти машинного циклу. Такти Ті, Ті+1 – це внутрішні такти процесора під час яких здійснюється операція обробки інформації. Тривалість Тw може бути досить велика. Процесор в даний момент перебуває в режимі очікування.
Сигнал EMBED Equation.3 ,A,AD – видають адрес. По заданому фронту ALE адреса заноситься в регістр. Адреса зберігається лише 1 і 2-й такти. Такти Т3 і Т4 використовуються для передачі інформації.
Лінія DT/R вибирає напрямок передачі. Цей сигнал комутується у такті Т1.
DEN вказує на те, що на лінії AD знаходяться дані (3 і 4-й такти). У такті Т3 ми маємо фіксований адрес у регістрі, а на магістралі встановлюються дані.
На S0, S1, S2 у такті Т2 виводиться інформація про стан.
Проектування підсистеми пам’яті.
EMBED Visio.Drawing.6
Пам’ять МП поділяється:
пам’ять програм
оперативна пам’ять даних
пам’ять констант
Область застосування мікропроцесорної техніки………….….……1
Основні властивості…………………………………………….…….1
Класифікація мікропроцесорів……………………………………….1
Основні характеристики мікропроцесорів………………………..…1
Основні технічні характеристики мікропроцесорних систем…...…1
Внутрішня структура мікропроцесора………………………………2
Структура ядра……………………………………………………..…2
Узагальнена структура МК………………………………….……….3
Опис вузлів……………………………………………………………3
Універсальна структура мікро ЕОМ…………………...…………….4
Призначення вузлів……………………………………………………4
Програмна модель мікропроцесора………………………………….5
reset……………………………………………………………………6
Програмно доступні регістри……………………………………….6
Внутрішня структура 80С186ЕА/188ЕА…………………………….7
Розробка схеми електричної функціональної 188ЕА ………..……..8
Призначення виводів………………………………………………….8
Сигнали керування…………………………………………………...9
Сигнали вибору кристалу………………………………………..…10
Часові діаграми вузла синхронізації……………………………….11
Фізична пам’ять реалізована у вигляді 3-х варіантів:ПЗП, ОЗП, Flash.
ПЗП (типу ROM)
Мікросхема 27256 (32*8) – мікросхема з ультрафіолетовим стиранням. Програмування здійснюється на спеціальних програматорах. Мікросхеми даного типу зберігають інформацію і після вимкнення живлення (зберігають на протязі 10 років).
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Функціональна схема
Часова діаграма
На вхід А подається адреса. На EMBED Equation.3 подається сигнал ChipSelect – вибір кристалу. EMBED Equation.3 – вибір виходу (відкриття вихідного буфера). Інформація з’являється на виході в момент появи сигнала про відкриття буфера.
Система дишифрації
EMBED Visio.Drawing.6
КС – комбінаційна схема
Якщо EMBED Equation.3 =1 , а EMBED Equation.3 =0, то це неприведе до відкриття вихідного буфера. (КС – це цифровий автомат, який дозволяє читати окремі байти.)
EMBED Visio.Drawing.6
Процесор 188ЕА (ПЗП)
EMBED Visio.Drawing.6
Проектування вузла ПЗП на базі Flash.
Мікросхеми Flash читання інформації здійснюють у звичайному режимі, як з пам’яті ROM. Запис можливий без спеціальної технологічного обладнання у процесі функціонування.
Flash має обмежене число перепрограмувань (мінімум 100 тис. циклів).
Особливістю Flash є спицифічна операція запису, яка виконується за спеціальним алгоритмом. Запис здійснюється посекторно. Тобто, ми не можемо записати окрему комірку.
Щоб змінити якийсь байт необхідно виконати такі дії:
зчитати сектор у буфер;
змінити комірку, яку нам необхідно;
записати буфер у пам’ять.
Сам запис виконується за певним алгоритмом:
Спочатку Flash потрібно відкрити для запису. Відкриття мікросхеми – це запис відповідних кодів по певних адресах:
АА > 5555,
A0 >2AAA,
55 >AAAA.
Після відкриття здійснюємо запис (сектора) даних у внутрішній буфер, а потім (20 мс) здійснюється запис у запам’ятовуюче середовище при підвищеній напрузі. Після 20 мс мікросхема автоматично закривається (для захисту від збоїв).
Функціональне позначення та часові діаграми.
EMBED Visio.Drawing.6
Операція читання:
EMBED Visio.Drawing.6
По фронту EMBED Equation.3 записуємо адрес у відповідний регістр. Тому перепад EMBED Equation.3 повинен відбуватися після встановлення адреси на А.
Операція запису:
EMBED Visio.Drawing.6
ПЗП 64к на базі Flash.
186ЕА
EMBED Visio.Drawing.6
Необхідно реалізувати пам’ять на 64кб;
Є мікросхема – 128кб;
2-і мікросхеми – 256кб.
можна використати посторінкову орнаганізацію пам’яті. Для цього слід використати регістр сторінок. Старші розряди адресу (> 64 кб) заводяться з вихідного регістра сторінок. У регістрі сторінок записується код сторінки. Кожна мікросхема має 2 сторінки по 64 кб.
188ЕА
EMBED Visio.Drawing.6
Запам’ятовуючі пристрої.
Запам’ятовуючі пристрої бувають 2-х типів:
оперативні
постійні
Характеристики ЗП.
об’єм
розрядність
час вибірки
споживана потужність, температурний режим та інші технічні характеристики.
ОЗП
ОЗП бувають 2-х типів:
статичні
динамічні
Статичні ОЗП інформацію зберігають статично. Дані ОЗП будуються на базі транзисторів, тому такі ОЗП займають громісткими і є дорогими.
Динамічні ОЗП будуються на базі ємнісних паразитних зв’язків. Недоліком є те, що з часом конденсатори розряджаються, тому слід поповнювати інформацію. Дана пам’ять є повільнішою за статичну. Час звертання до мікросхеми є більший (слід передбачити режим регенерації).
ПЗП
Масочні ПЗП:
Дані ПЗП неперепрограмовуються. Технологія виготовлення аналогічна виготовленню процесора. Ціна інженерної похибки є дуже великою.
Перепрограмовані ПЗП:
з одноразовим програмуванням,
мікросхеми багаторазового програмуванням з ультрафіолетовим стиранням,
багаторазові з електронним перепрограмуванням.
Проектування модуля ОЗП на базі мікросхем динамічної пам’яті.
EMBED Visio.Drawing.6
Адреса комірки пам’яті передається за 2 такти:
EMBED Equation.3 – для стробування молодших розрядів;
EMBED Equation.3 – для стробування старших розрядів.
Читання:
EMBED Visio.Drawing.6
Запис:
EMBED Visio.Drawing.6
EMBED Equation.3 Молодші і старші розряди записуються у внутрішні регістри. По сигналу EMBED Equation.3 починається режим читання. EMBED Equation.3 – для відкриття вихідного буфера. EMBED Equation.3 і EMBED Equation.3 переключаються в ‘1’ і закривають вихідний буфер. EMBED Equation.3 і EMBED Equation.3 не можна тримати довше ніж це вказано на рисунку. Цикл звертання до мікросхеми становить 90 нс (70 нс + затримка).
EMBED Equation.3 Регенерація – це підзарядка конденсаторів. Регенерація відбувається за рахунок зміни кодових значень на адресних входах (період перемикання не повинен бути більший ніж 2 нс, бо дані можуть бути втрачені).
Процес регенерації
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
ЦА – цифровий автомат (будується на базі ПЛІС)
МХ – мультиплексор (вибирає молодші розряди, старші розряди чи ЛР)
ЦА формує сигнали EMBED Equation.3 , EMBED Equation.3 , EMBED Equation.3 , EMBED Equation.3 , тоді є сигнали EMBED Equation.3 чи EMBED Equation.3 і іде звертання до ОЗП.
Проектування модуля ОЗП на базі мікросхем статичної RAM.
62256
(32*8)
EMBED Visio.Drawing.6
Читання:
EMBED Visio.Drawing.6
Запис:
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Процесор цифрової обробки сигналів motorola DSP 56303.
Технічні характеристики:
тактова частота 66, 80, 100 МГц
низьковольтне ядро (3,3 В)
процесор сумісний з ядром DSP 56000
містить арифметичний блок, повністю конвеєризований
24*24 апаратний перемножувач
56 бітний паралельний циклічний зсувовий регістр
підтримує 12 бітні і 16 бітні інструкції
режим адресування оптимізований для обробки сигналів
містить вбудований кеш інструкцій, а також апаратний стек
підтримка швидкого повернення переривання
Переферія:
6 каналів DMA, які підтримують внутрішній і зовнішній доступи. Процесор підтримує 3 пересилки даний за одну інструкцію.
Блок фазової підтримки частоти (PLL). Це помножувач частоти.
Процесор підтрисує відлагоджувач JTAG порт.
Процесор має вбудовану пам’ять:
типу RAM:
Пам’ять програм складає 4096 слів.
X пам’ять даних що складає 2048 слів.
Y пам’ять даних що складає 2048 слів.
EMBED Equation.3 типу ROM:
EMBED Equation.3 - завантажувальна пам’ять 192 слова
можливі розширення пам’яті:
память даних може бути розширена 2 банками пам’яті від 256 кб на 24 розряди до 4 Мб.
пам’ять програм – 256 кб , які можна збільшити до 4 Мб. Розширення відбувається за рахунок виводів АА0 – АА3.
У процесорі є зовнішній порт розширення пам’яті.
Даний процесор має вбудовану логіку, для керування зовнішньою пам’яттю, а такод контролер динамічної пам’яті.
Зовнішні інтерфейси:
розширений зовнішній паралельний інтерфейс, який називається хост інтерфейс. Цей інтерфейс може конфігурувати. Може працювати сумісно з ISA. Може працювати як окремі виводи.
2 розширених синхронно послідовних інтерфейси (ESSI). Кожен з них містить 1 приймач, 3 передавачі.
послідовний комунікаційний інтерфейс (SCI), з конфігурацією швидкої передачі. Даний інтерфейс є сумісний з інтерфейсом UART. EMBED Equation.3
Більшість зовнішніх інтерфейсів є мультиплексовані і їх можна зконфігурувати як лінію GPO – багатоцільовий в/в (34 лінії)ю
Процесор має вбудовані 3 таймери.
Процесор побудований на базі CMOS технології. Підтримує режим пониженого споживання wait stop. Повністю статична лоніка.
Процесор використовується на ринку телекомунікацій (передавачі голосу, факси, аудіо, загальна обробка сигналів)ю
У процесорі є вбудований блок генерації адрес. Він здатний працювати в 3-х режимах адресації з 2-а підрежимами.
Програмна модель процесора DSP 56303.
Режим роботи конфігурується виводами MODA, MODB, MOD0, MOD8. коли встановлені усі 0 – ініціалізація відбувається розширеному режимі, ігнорується вміст завантажувальної пам’яті, а завантаження відбувається із статичної пам’яті.
Вибір інструментів з адреси 0х000000:
Завантаження у зовнішню пам’ять широким словом. Завантажити програму завантаження інструментів через порт А, починаючи з адреси D00000, тим доступившись до статичньої пам’яті вибираємо регістр атрибутів та адрес.
Завантаження через SCA (послідовний комунікаційний інтерфейс). SCA працює в 10-бітному режимі з одним стартовим бітом, 8-ми бітами даних, 1-м стековим бітом, та бітом парності.
Зарезервований.
Завантаження через інтерфейс НІ 08 в режимі ISA і завантаження іде через 8-розрядну шину ISA.
Завантаження через НІ 08 в НІ 11 немультиплексному режимі.
Завантаження через НІ 08 в режим мультиплексної шини 8051.
Розширений режим: вибірка даних відбувається з адреси 0х008000. Інтерфейс пам’яті SRAM з 31 стеком очікування без жодних атрибутів. Всі регістри розміщуються в пам’яті, тому до них можна звертатися як до регістра або як до адреси в пам’яті. EMBED Equation.3
Адресний простір
- вибирається 1 з 8 режимів конфігурації
- пам’ять завантаження
Пам’ять програм:
Внутрішня пам’ять
BootStrap ROM
Зовнішня пам’ять
Внутрішня RAM (4k)
FFFFFF
FFF0C0
FF0000
001000
000000
- відображені програмні регістри
Розміри пам’яті можна переконфігурувати.
Пам’ять даних:
FFFFFF
FFFF80
FFF000
FF0000
000800
000000
Зовнішні в/в
Зовнішня пам’ять
Внутрішня зарезервована
Зовнішня пам’ять
Внутрішня XRAM (2k)
- відображає регістри в/в
Архітектура ALU.
Реністри ALU можуть бути зчитані або записані через шини XDB, YDB (24 чи 48 розрядні). Опаранди ALU можуть бути 24, 48, 56 – бітні, але завжди мають бути регістрах ALU.
ALU складається з таких вузлів:
4 24-розрядних вхідних регістри (X0, X1, Y0, Y1)
паралельний повний конвеєрний перемножувач/акумулятор (MAC)(48 розрядів)
2 48-розрядних акумулятори та регістровий акумулятор
2 8-бітні регістри розширення акумулятора
56-бітні регістри циклічного зсуву
2 шини даних для регістра зсуву та обмежувача
Архітектура блоку генерації адрес (AGD).
Блок генерації адрес 3 виконуваних модулі повне забеспечення ефективного обчислення адрес.
Він реалізує 4 типи арифметики:
лінійна адресація
модульна адресація
багатомодульна адресація
з інверсним переносом
Усі 3 блоки функціонують паралельно. Блок генерації адрес складається з 2 частин, кожна з яких має власний ALU і 3 набори регістрів:
адресні регістри R0 – R7
регістри зміщення N0 – N7
регістри модифікації M0 – M7
Програмна модель ALU.
AGD складається з 8 наборів 3-х регістрів. Ці регістри можуть бути використані для збереження проміжних даних по шині GDB. Чи як не прямі вказівники на пам’ять.
Функціональне призначення виводів.
Виводи:
MODA / EMBED Equation.3
виводи перериваннь та керування
режимом ініціалізації
MODB / EMBED Equation.3
MODC / EMBED Equation.3
MODD / EMBED Equation.3
EMBED Equation.3
Скид може бути 2-х типів:
асинхронний
синхронний
Асинхронний використовується в однопроцесорних системах, він не потребує підтвердження. Синхронний скид використовується для багатопроцесорних систем. В такому випадку має бути сигнал з CLKOUT.
Виводи вузла синхронізації:
EMBED Visio.Drawing.6
EXTAL
XTAL
EXTAL – вхід зовнішнього резонатора
XTAL – вихід зовнішнього резонатора
Якщо підєднати зовнішній резонатор, то використовується лише EXTAL.
Вивід PLL:
CLKOUT – на вихід зовнішнього генератора
PCAD – вхід PLL конденсатора
PINIT – ініціалізація PLL
NMI– немасковані переривання
Підключення статичної RAMA SRAM
D
EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
A – адрес
D – дані
АА – логіка Chip Select
EMBED Equation.3 – читання
EMBED Equation.3 – запис
DSP A
D
AA
EMBED Equation.3
EMBED Equation.3
Підключення динамічної RAM
A – адрес
D – дані
АА – логіка Chip Select
EMBED Equation.3 – читання
EMBED Equation.3 – запис
EMBED Equation.3 , EMBED Equation.3 – сигнали дозволу чит./зап. і регенерації
A DRAM
D
EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
DSP A
D
EMBED Equation.3
AA / EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
Підключення Flash-пам’яті
A Flash
D
EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
DSP A
D
AA
EMBED Equation.3
EMBED Equation.3
A – адрес
D – дані
АА – логіка Chip Select
EMBED Equation.3 – читання
EMBED Equation.3 – запис
Підключення RS –232C
D01 Rx1
D11 Tx1
D02 Rx2
TD PC
RD
DTR
DSP RxD
TxD
EMBED Equation.3
Інтерфейс складається з 2 частин:
зсередини, регістри:
HC – керуючий
HS – регістр статусу
HDDR – host data direction register
Інтерфейс використовується як 16 ліній багатоцільових в/в.
HDR – host data register – регістр передачі даних
HBAR – host bus address register
HTX – transmit (передавач)
HRX – receiver (приймач)
ззовні:
ISR – interface control register
CVR – command vector register
IVR – interupt vctor
Проектування вводу/виводу
Кожен периферійний пристрій (пп) має свої регістри. Кожен регістир адресований певним чином.
Зовнішній пристрій може адресуватися в окремому адресному просторі при цьому використовувуються спеціальні команди в/в, або зовнішні пристрої адресуються в загальному адресному просторі тоді для звертання до регістрів використовуються звичайні команди читання, запису до памяті.
ПП призначені для (передачі) обміну інформації між зовнішнім середовищем та основною памяттю мікрокомпютера.
При організації обміну ми маємо такі компоненти:
EMBED Visio.Drawing.6
1. Програмно керований обмін
Обмін інформації здійснюється під управлінням спеціальної програми (драйвер). При цьому в процесі обміну безпосередню участь приймає ЦП. Інформація з зовнішнього пристрою пишиться(читається) у ЦП, а потім записується(читаеться з ЦП в ОП.
IN AAh (із зовнішнього пристрою AAh читається байт і поміщається в акумулятор) STA 1111h (бере байт з акумулятора і пише його в комірку памяті 1111h).
Щоб переслати групу байт слід організувати цикл.
Переваги : не вимагає додаткової апаратури.
Недоліки : низька швидкодія.
Даний спосіб використовується коли не потрібна велика швидкодія.
2. Обмін по каналу прямого доступу (КПДП)
EMBED Visio.Drawing.6
КПДП має сигнал керування на ЗП і ОП. ЦП у цьому випадку використовується для проведення операцій ініціалізації КПДП.
Ініціалізація КПДП – це запис в регістр КПДП мінімальну інформацію:
задати режим роботи,
задати початкову адресу памяті з якої буде проводитись читання,
задати кількість байт, яку небхідно передати.
Після цього операцією передачі управляе КПДП. КПДП – це спеціальний прцесор орієнтований на виконання команд пересилки даних. У ЦП алгоритм заданий програмно, а у КПДП алгоритм реалізовано апаратно. Алгоритм обміну являє собою цифровий автомат з пам’яттю. КПДП забеспечує максимальну швидкість передачі. КПДП може організовувати обмін між певною областю пам’яті. Багатопортова пам’ять має декілька портів для даних, адрес і керування.
Проектування програмованого вводу/виводу.
8255
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора