МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ “ЛЬВІВСЬКА ПОЛІТЕХНІКА” Кафедра ІВТ
Розрахункова робота №1: «Модуль запам'ятовуючого пристрою» Зміст Завдання...................................................................................... 3 Синтез функціональної схеми............................................. 3 Вибір елементів схеми......................................................... 4 Дешифратор..................................................................... 4 Логічний елемент І-НЕ................................................... 5 Оперативна пам’ять........................................................ 5 Постійний запам’ятовуючий пристрій......................... 6 Конденсатори.................................................................. 7 Опис схеми електричної-принципової.............................. 7 Література.................................................................................. 8 Додатки Завдання. Спроектувати запам’товуючий пристрій, якщо задано оперативну пам’ять об’ємом 2к і постійну пам’ять об’ємом 4к. Базова адреса для RAM становить 8000Н, а для ROM − 0000Н. Задано 16-розрядну шину адрес і 8-розрядну шину даних. 1. Синтез функціональної схеми. На рис.1.1 зображено функціональну схему заданого запам’ятовуючого пристрою. Оскільки задана 16-розрядна шина адрес, а оперативна пам'ять (RAM) має лише 12 адресних входів, то за допомогою додаткових апаратних засобів потрібно дешифрувати 4 адресні лінії. Постійна пам'ять (ROM) має 11 адресних входів, тому дешифруємо 5 адресних ліній. Для цього використовується дешифратор і логічні елементи. Дешифратор буде працювати, якщо на його вході Е буде сигнал високого рівня. Для цього, адресні лінії А12, А13, А14 підєднують до входів логічного елемента І, вихід якого під'єднують до входу дозволу роботи дешифратора Е. Якщо хоча б на одній з цих адресних ліній буде сигнал низького рівня - дешифратор працювати не буде. Адресна лінія А15, в залежності від рівня сигналу поданого на неї, відповідає за переключення між ROM і RAM. Якщо на адресну лінію А15 буде подано сигнал низького рівня, то незалежно від того, який рівень буде на адресній лінії А11, буде ввімкнений ROM, це забезпечує логічний елемент І, до входів якого під'єднують перший і другий виходи дешифратора. Оперативна пам'ять буде ввімкнена тільки тоді, коли на адресній лінії А15 буде сигнал високого рівня, а на А11 – низького рівня (табл. 1.1). Таблиця 1.1. Таблиця вибору активності памяті. А15 А14 А13 А12 А11 А10 А9 А8 А7 А6 А5 А4 А3 А2 А1 А0  ROM 0 0 0 0 x x x x x x x x x x x x  RAM 1 0 0 0 0 x x x x x x x x x x x  
Рис 1.1. Функціональна схема модуля памяті. 2. Вибір елементів схеми. 2.1. Дешифратор. Для забезпечення дешифрування 5-х адресних ліній підійде мікросхема дешифратора КР1533ИД7 [1]. Цей дешифратор являє собою дешифратор/демультиплексор 3х8. При роботі мікросхеми в якості дешифратора входи D1, D2, D3 є інформаційними, а
,
,
- входи дозволу роботи.
=
+
. У таблиці 2.1 наведено призначення виводів мікросхеми КР1533ИД7. Нижче наведені таблиці істиності даної мікросхеми (див. табл.2.2). Табл.2.1. Призначення виводів мікросхеми КР1533ИД7 01, 02, 03 D1, D2, D3 Інформаційні входи  04, 05, 06 
,
,
Вхід дозволу  8 GND Спільний вивід  07, 09…15 
,
…
Виходи  08 0V Загальний вивід  16 Ucc Вивід живлення   Табл.2.2. Таблиця істиності мікросхеми КР1533ИД7 Вхід Вихід  

D1 D2 D3 







 X L H H H H H H H H H X L L L L L L L L X X L H L H L H L H X X L L H H L L H H X X L L L L H H H H H H L H H H H H H H H H H L H H H H H H H H H H L H H H H H H H H H H L H H H H H H H H H H L H H H H H H H H H H L H H H H H H H H H H L H H H H H H H H H H L   2.2. Логічний елемент І-НЕ. Для створення адреси 0000Н ми використовуємо логічний елемент 2І-НЕ (мікросхема КР1533ЛА3 [1]). Дана мікросхема містить в собі чотири ідентичних логічних елемента ...