МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ Національний університет “Львівська політехніка” Кафедра АСУ
Лабораторна робота № 3 «Дослідження шифраторів, дешифраторів, мультиплексорів та демультиплексорів» з дисципліни “Комп’ютерна схемотехніка” Львів – 2011 Мета роботи Вивчення припиниш побудови і функціонування дешифраторів, шифраторів виконаних на інтегральних елементах. Вивчення основних принципів побудови та функціонування мультиплексорів та демультиплексорів. Шифратори Шифратор є окремим випадком перетворювача кодів. Це пристрій, що забезпечує видачу певного коду у відповідь на збудження одного із входів. Шифратори широко використовуються для перетворення десяткових цифр і буквенних символів у двійковий код при вводі інформації в комп’ютер і інші цифрові пристрої. Розглянемо шифратор для перетворення десяткових цифр в код “8421*”. В основу розробки шифратора покладена таблиця відповідних кодів (табл.1). На один із входів шифратора, що відповідає вибраній цифри, подається “1”(“0”), на решту ( “0”(“1”). На виході дешифра утворюється чотирьохрозрядний двійковий код вибраної цифри. Деяку складність викликає той факт, що і при відсутності вхідного сигналу і при його наявності, коли на вході шифратора символ нуля, на виході шифратора буде комбінація нуля (0000). УГП шифратора (десяткова цифра - код “8421”) представлено на рис.1. Рівняння складаються для кожного розряда коду.Це логічна сума тих символів, які викликають появу у цьому розряді “1”.Можна, звичайно, складати рівняння і для доповнення даного роззряду.У такому разі це буде сума тих символів, які викликають появу у відповідному розряді “0”. Так, наприклад, у третьому розряді коду “8421” одиниця появляється двічі: при появі на вході шифратора сигналу “8” або “9”.Саме ці сигнали входять у склад вище зазначеної логічної суми (1) і, як це видно зі схеми (рис.2), саме вони подаються на входи логічної схеми АБО-2, виходом якої і є третій розряд коду “8421”( Х3.Сигнал символу “0” не подається на жодну із кодових розрядних схем АБО, тому що не викликає ні в одному із розрядів “1”.На основі аналогічних міркувань складають рівняння і для решти виходів шифратора.
Нижче представлена система рівнянь для шифратора “десяткова цифра – код “N+3” (2), а також УГП (рис.3) та функціональна схема (рис.4), розроблені у відповідністю з вище викладеною методикою.
Опис мікросхеми КМ555ИВ1 Досліджувана мікросхема КМ555ИВ1 (рис.5) приорітетний шифратор, який приймає напругу низького рівня на один з восьми паралельних адресних входів I1-І8. На виходах А0-А8 появляється двійковий код, пропорційний номеру входу, який є активним. Приорітет в тому випадку, якщо декілька входів отримали активні рівні, буде маги старший серед них по номеру. Вищий приорітет у мікросхеми КМ555ИВ1 має вхід 18. Мікросхема має також дев'ятий вхід - вхід дозволу Е1. Він дозволяє зробити всі входи неактивними по відношенню до сигнальних рівнів. Для цього на вхід ЕХ слід подати сигнал високого рівня. Мікросхема має також два додаткових виходи GS (груповий сигнал) EQ (дозвіл по виходу). Активний низький рівень на виході GS Відображує функцію : GS=Е1&(хоча б один вхід I1-I8 є активний) Активний низький рівень на виході EQ відображує функцію EQ=E1&(ніодин вхід 11-18 не е активний) Використовуючи сумісно описані вище входи і виходи нарощення мікросхеми можна будувати багаторозрядні шифратори.
Рис.5 Умовне графічне зображення мікросхеми КМ555ИВ1 Дешифратори Дешифратор це комбінаційна схема, яка має m і N двійкових входів виходів відповідно, зв’язок між ними такий N ( 2m; на одному з виходів(назвемо його вибраним виходом) є сигнал “1”(“0”), на решту ( “0”(“1”); вибраний вихід відповідає комбінації діючого двійкового вхідного сигналу.Дешифратор, що відповідає значенням вихідного сигналу, що подані в дужках, назвемо інверсним дешифратором. Дешифратори сучасних комп’ютерів ( це інтегральні схеми, ...